奔腾Ⅱ/Ⅲ处理器系统结构

第1章　绪论
1.1　Intel微处理器的进展
1.1.1　由 8086到 Pentium
1.1.2　由 Pentium Pro到 PentiumⅡ／Ⅲ
1.2　Intel微处理器性能评估
1.2.1　iCOMP Index 1.0和2.0
1.2.2　iCOMP Index 3.0
1.3　Pentium PC主板结构
1.3.1　430芯片组和早期 Pentium PC的主板结构
1.3.2　440芯片组和当代 Pentium PC的主板结构
第2章　高速组存技术
2.1　导论
2.1.1　Intel 32位处理器以cache技术的进展
2.1.2　Look-throgh与Look-aside结构
2.1.3　cache一致性与写策略
2.1.4　MESI协议
2.2　Pentium处理器的cache技术
2.2.1　Pentlum L1cache界面
2.2.2　Pentium L1cache MESI协议
2.2.3　Pentium L1、L2cache的关系
2.3　Pentium Ⅱ／Ⅲ处理器的 cache技术
2.3.1　存储区域类型与MTRR寄存器
2.3.2　PentiumⅡ／Ⅲ的双独立总线结构
2.3.3　PentiumlⅡ／Ⅲ L1cache MESI协议
2.3.4　PentiumⅡ／Ⅲ L2cache的备份作用
第3章　动态执行技术
3.1　Pentium的超标量流水线
3.1.1　Pentium处理器核心结构
3.1.2　U，V流水线指令配对
3.1.3　转移目标缓冲器BTB
3.2　实现动态执行的PentiumⅡ／Ⅲ核心结构
3.2.1　动态执行技术概述
3.2.2　PentiumⅡ超标量流水线及其核心结构
第4章　系统管理模式和省电状态
4.1　系统管理模式
4.1.1　系统管理存储器
4.1.2　系统管理中断
4.2　处理器的省电状态
4.2.1　自动保持状态和停止时钟状态
4.2.2　睡眠状态和深度睡眠状态
第5章　高级可编程中断控制技术
5.1　导论
5.1.1　Pentium的中断类型
5.1.2　Pentium的中断处理
5.1.3　8259 PIC
5.2　APIC技术的基本概念
5.2.1　APIC子系统的组成
5.2.2　APIC子系统的工作过程
5.2　3APIC子系统的中断类型
5.3　APIC工作模式
53.1　APIC总线仲裁
5.3.2　目标模式
5.3.3　递交模式
5.3.4　触发模式
第6章　多处理器主持技术
6.1　导论
6.1.1　总线型多处理器系统
6.1.2　PCI总线简介
6.2　P54C双处理器系统
6.2.1　P54C双处理器系统配置
6.2.2　处理器本地总线仲裁
6.2.3　双处理器系统cache一致性维护
6.3　Pentlum Pro处理器总线基础
6.3.1　Pentium Pro处理器总线的先进特征
6.3.2　Pentium Pro处理器总线业务相位
6.3.3　Pentium Pro处理器总线业务跟踪
6.4　Pentium Pro处理器总线仲裁
6.4.1　均衡式仲裁
6.4.2　优先式仲裁
6.4.3　系统引导处理器的选择
第7章　虚拟分页扩展技术
7.1　导论
7.1.1　分页与虚拟存储器
7.1.2　分页地址转换
7.2　Pentium处理器的分页方式
7.2.1　Pentium的工作模式和寄存器组
7.2.2　保护模式下线性地址的生成
7.2.3　4KB和4MB分页方式
7.3　PentiumⅡ／Ⅲ处理器的分负方式
7.3.1　物理地址扩展
7.3.2　36位地址下的4KB和ZMB分页方式
第8章　单指令多数据流技术
8.1　导论
8.1.1　Pentium处理器指令集
8.1.2　Pentium Pro处理器指令集
8.1.3　CPUID和 PSN
8.2　MMX技术
8.2.1　MMX数据类型和寄存器
8.2.2　MMX指令集
8.2.3　MMX应用举例
8.3　SSE技术和EPIC技术简介
8.3.1　SSE技术简介
8.3.2　EPIC技术简介
第9章　虚拟8086模式扩展技术
9.1　导论
9.1.1　虚拟8086模式和虚拟机
9.1.2　进入和离开虚拟助朋模式
9.1.3　虚拟8086模式运行的外界面
9.2　VME技术
9.2.1　虚拟中断标志
9.2.2　中断重定向位映象