第1章 概 述
1.1 TMS320系列
1.2 TMS320F206简介
1.3 'F206的主要性能
第2章 硬件结构
2.1 总线结构
2.2 中央处理单元
2.2.1 输入比例部分
2.2.2 乘法部分
2.2.3 中央算术逻辑部分
2.2.4 辅助寄存器算术单元(ARAU)
2.2.5 状态寄存器ST0和STl
2.3 存储器和I／O空间
2.4 程序控制
2.5 片内外设
2.6 扫描逻辑电路
第3章 存储器和I／O空间
3.1 概 述
3.2 程序存储器
3.3 局部数据存储器
3.3.1 数据页0的地址映射
3.3.2 与外部局部数据存储器接口
3.4 全局数据存储器
3.5 引导加载程序
3.6 I／O空间
3.7 利用HOLD操作实现直接存储器访问
3.8 器件专用信息
第4章 程序控制
4.1 程序地址的产生
4.2 流水线操作
4.3 分支、调用及返回
4.3.1 五条件的分支、调用及返回
4.3.2 有条件的分支、调用及返回
4.4 重复单条指令
4.5 中 断
4.5.1 中断操作
4.5.2 中断向量
4.5.3 可屏蔽中断
4.5.4 中断标志寄存器(1FR)
4.5.5 中断屏蔽寄存器(1MR)
4.5.6 中断控制寄存器(1CR)
4.5.7 不可屏蔽中断
4.5.8 中断月艮务程序(1SR)
4。5.9 中断延时
4.6 复位操作
4.7 降低功耗模式
4.7.1 降低功耗模式的正常终止
4.7.2 在HOLD操作时终止降低功耗模式
第5章 寻址方式
5；1 立Bp寻址方式
5.2 直接寻址方式
5。3 间接寻址方式
第6章 指令集
6.1 指令集概述.
6.2 指令描述中的符号、缩写及说明
6.3 指令描述.
第7章 片内外设
7.1 片内外设的控制
7.2 时钟发生器
7.3 CLKOUTl引脚控制CLK寄存器
7.4 定时器
7.4.1 定时器的操作
7.4.2 定时器控制寄存器(TCR)
7.4.3 定时器计数器寄存器(TIM)与定时器周期寄存器(PRD)
7.4.4 设置定时器中断速率
7.4.5 定时器的硬件复位
7.5 等待状态产生器
7.5.1 利用READY信号产生等待状态
7.5.2 利用’F206等待状态产生器产生等待状态
7.6 通用I／O引脚—
7.6.1 输入引脚BIO
7.6.2 输出引脚XF
7.6.3 输入／输出弓I脚100，101，102，103
第8章 同步串行口
8.1 同步串行口概述——
8.2 部件与基本操作
8.2.1 信 号
8.2.2 FIFO缓存器与寄存器
8.2.3 中 断
8.2.4 基本操作
8.3 端口的控制与复位
8.4 FIFO缓存器内容的管理
8.5 发送部分的操作
8.6 接收部分的操作
8.7 查 错
第9章 异步串行口
9.1 异步串行口概述
9.2 部件与基本操作
9.2.1 信 号
9.2.2 波特率发生器
9.2.3 寄存器
9.2。4 中 断
9.2.5 基本操作
9.3 端口的控制与复位
9.3.1 异步串行口控制寄存器(ASPCR)-
9.3.2 I／O状态寄存器(10SR)
9.3.3 波特率除数寄存器(BRD)
9.3.4 利用自动波特率检测-
9.3.5 103，102，101，100引脚的使用
9.3.6 中断的使用
9.4 发送部分的操作
9.5 接收部分的操作
第10章 ’F206的调试环境
10.1 概 述
10.2 仿真电路设计
10.3 代码的生成
10.3.1 代码生成工具简介
10.3.2 代码生成及管理工具的使用
10.4 调试软件的使用
10。4.1 调试器简介
10.4.2 调试器各窗口功能说明
10.4.3 常用调试器命令
10.5 程序下载
第11章 ’F206开发应用实例
11.1 系统简介
11.2 系统硬件设计
11.2.1 系统硬件结构
11.2.2 通用I／O口扩展
11.2.3 数据采集部分
11.2.4 打印驱动
11.2.5 时钟电路
11.2.6 液晶显示器
11.2.7 其他电路
11.3 系统软件设计与调试
鄂公网安备 42010302001612号 