集成电路设计VHDL教程

第1章 引言
1.1 硬件描述语言
1.2 VHDL语言的产生及发展
1.3 VHDI语言的特点
1.4 VHDI语言的开发环境
1.5 小结
第2章 VHDL程序基本结构
2.1 VHDL程序的基本单元
2.2 设计实体
2.2.1 类属和端口说明
2.2.2 端口模式
2.2.3 实体说明部分
2.2.4 实体语句部分
2.3 设计结构体
2.3.1 结构体命名
2.3.2 定义语句
2.3.3 并行处理语句
2.3.4 结构体的子结构设计方法
2.4 描述风格
2.4.1 行为描述
2.4.2 数据流描述
2.4.3 结构描述
2.4.4 混合描述
2.5 小结
第3章 VHDL数据和表达式
3.1 VHDL标识符
3.1.1 短标识符
3.1.2 扩展标识符
3.2 VHDL数据对象
3.2.1 常量
3.2.2 变量
3.2.3 信号
3.2.4 文件
3.3 VHDL数据类型
3.3.1 标量类型
3.3.2 复合类型
3.3.3 存取类型
3.3.4 文件类型
3.3.5 其他类型
3.3.6 子类型
3.4 类型转换
3.4.1 用类型标记实现类型转换
3.4.2 用户创建的类型转换
3.4.3 数据类型的限定
3.4.4 IEEE标准数据类型
3.5 词法单元
3.5.1 注释
3.5.2 数字
3.5.3 字符
3.5.4 字符串
3.5.5 位串
3.6 VHDL表达式与运算符
3.6.1 逻辑运算符
3.6.2 算术运算符
3.6.3 关系运算符
3.6.4 并置运算符
3.6.5 运算符的优先级
3.7 小结
第4章 VHDL主要描述语句
4.1 顺序语句
4.1.1 变量赋值语句
4.1.2 信号赋值语句
4.1.3 IF语句
4.1.4 CASE语句
4.1.5 LOOP语句
4.1.6 NEXT语句
4.1.7 EXIT语句
4.1.8 断言语句
4.1.9 过程调用语句
4.1.10 RETURN语句
4.1.11 NULL语句
4.1.12 REPORT语句
4.2 并行语句
4.2.1 进程语句
4.2.2 WAIT语句
4.2.3 BUCK语句
4.2.4 并行过程调用语句
4.2.5 并行断言语句
4.2.6 并行信号赋值语句
4.2.7 信号代入语句
4.2.8 元件例化语句
4.2.9 生成语句
4.2.10 参数传递语句
4.2.11 端口映射语句
4.3 命名规则和注解标注
4.4 小结
第5章 属性
5.1 预定义属性
5.2 数值类属性
5.2.1 数值类属性
5.2.2 数值类数组属性
5.2.3 数值类块属性
5.3 函数类属性
5.3.1 函数类属性
5.3.2 函数数组属性
5.3.3 函数信号属性
5.4 信号类属性
5.5 类型类属性
5.6 范围类属性
5.7 ATTRIBUTE语句
5.8 用属性检查建立和保持时间
5.9 小结
第6章 信号与延迟
6.1 信号驱动源
6.2 延迟
6.2.1 惯性延迟
6.2.2 传输延迟
6.3 信号驱动源上的延迟作用
6.3.1 信号驱动源上传输延迟的作用
6.3.2 信号驱动源上惯性延迟的作用
6.3.3 信号驱动源上阈值惯性延迟的作用
6.4 模拟周期
6.5 5 延迟
6.6 小结
第7章 VHDL模型的基本结构
7.1 设计层次
7，2 库
7.2.1 STD库
7.2.2 WORK库
7.2.3 资源库
7.2.4 USE子句
7.3 程序包
7.3.1 STANDARD程序包
7.3.2 TEXTIO程序包
7.3.3 Std-Logic-1164程序包
7.3.4 Numeric Std程序包
7.3.5 Numeric Bit程序包
7.4 元件例化
7.4.1 用户构造
7.4.2 调用元件
7.5 小结
第8章 配置
8.1 默认连接
8.2 默认配置
8.3 配置说明
8.3.1 元件配置
8.3.2 低级配置
8.3.3 实体-结构体对的配置
8.3.4 端口映射
8.4 映射实体
8.5 配置中的类属
8.5.1 结构体中的类属值
8.5.2 配置中的类属
8.6 块的配置
8.7 结构体的配置
8.8 小结
第9章 子程序
9.1 过程
9.2 函数
9.2.1 转换函数
9.2.2 决断函数
9.3 子程序重载
9.3.1 子程序重载
9.3.2 运算符重载
9.4 小结
第10章 VHDL程序设计基础
10.1 设计中的重要概念
10.1.1 组合逻辑与时序逻辑
10.1.2 锁存器、触发器和寄存器
10.1.3 存储器
10.2 可编程逻辑器件
10.2.1 PLD概述
10.2.2 CPLD和FPGA
10.2.3 开发PLD
10.3 相关的设计理论
10.3.1 集成电路的设计与综合
10.3.2 层次化设计方式
10.4 相关的设计方法
10.4.1 组合电路设计
10.4.2 时序电路设计
10.4.3 数字集成系统的行为综合
10.5 小结
第11章 基本组合电路的VHDL模型
11.1 逻辑门
11.1.1 与门(ANDGate)
11.1.2 或门(ORGate)
11.1.3 反相器(Inverter)
11.1.4 与非门(NANDGate)
11.1.5 或非门(NORGate)
11.1.6 异或门(XORGate)
11.2 缓冲器
11.3 选择器
11.4 译码器
11.5 编码器
11.6 比较器
11.7 移位器
11.8 运算器
11.8.1 加法器(Adder)
11.8.2 乘法器(Multiplier)
11.8.3 求补器
11.9 算术逻辑单元ALU
11.10 可编程逻辑阵列PLA
11.11 小结
第12章 基本时序电路的VHDL模型
12.1 锁存器
12.1.1 电平锁存器
12.1.2 同步锁存器
12.1.3 异步锁存器
12.2 触发器
12.2.1 D触发器
12.2.2 T触发器
12.2.3 JK触发器
12.3 寄存器
12.3.1 通用寄存器
12.3.2 移位寄存器
12.4 计数器
12.4.1 同步计数器
12.4.2 异步计数器
12.5 小结
第13章 有限状态机
13.1 有限状态机概述
13.1.1 Moore状态机功能描述
13.1.2 Mealy状态机功能描述
13.1.3 有限状态机的选择
13.2 构造状态表
13.2.1 建立状态转换图
13.2.2 建立状态转换表
13.3 有限状态机的复位
13.3.1 有限状态机的同步复位
13.3.2 有限状态机的异步复位
13.4 建立有限状态机的VHDL模型
13.4.1 有限状态机的描述风格
13.4.2 有限状态机的描述实例
13.5 有限状态机状态编码方式
13.5.1 组合译码式
13.5.2 一位有效式
13.6 小结
第14章 系统设计实例
14.1 存储器设计
14.1.1 只读存储器ROM
14.1.2 随机读取存储器RAM
14.1.3 堆栈(stack)
14.2 系统层次化设计
14.2.1 系统层次设计方法
14.2.2 系统模块划分方法
14.2.3 系统层次化设计实例
14.3 自顶向下的系统设计方法
14.3.1 Top-Down分析方法
14.3.2 0C51微处理器设计实例
14.4 小结
第15章 系统仿真
15.1 系统仿真概述
15.2 组合电路系统仿真
15.3 时序电路系统仿真
15.4 测试激励设计方式
15.5 小结
第16章 逻辑综合与设计实现
16.1 逻辑综合
16.1.1 逻辑综合的原理
16.1.2 设置技术库
16.1.3 逻辑综合的约束条件
16.2 设计实现
16.2.1 设计实现概述
16.2.2 面向CPLD器件的实现概述
16.2.3 面向CFLD器件的实现实例
16.2.4 面向FPGA器件的实现概述
16.2.5 面向FPGA器件的实现实例
16.3 小结
第17章 MAX+PlusII使用入门
17.1 MAX十PlusII特点
17.2 MAX十PlusII的安装
17.2.1 推荐的系统配置
17.2.2 MAX十PlusII的安装
17.3 使用MAX十PlusII软件系统的设计流程
17.3.1 设计输入
17.3.2 设计处理
17.3.3 设计校验
17.3.4 设计编程
17.3.5 设计流程
17.4 逻辑设计的输入方法
17.4.1 图形设计输入
17.4.2 文本设计输入
17.4.3 创建顶层图形设计文件
17.4.4 层次显示
17.5 编译设计项目
17.5.1 准备编译
17.5.2 编译选项设置
17.5.3 运行编译器
17.5.4 在底层图编辑器中观察试配结果
17.5.5 引脚锁定
17.6 设计项目仿真
17.7 定时分析
17.8 器件编程
17.9 小结
第18章 Xilinx Foundation Series ISE 3.1i简介
18.1 XilinxFoundation SeriesISE 3.1i特点介绍
18.2 Xilinx FoundationSeriesISE 3.1i的安装
18.3 XilinxFoundationSeriesISE 3.1i软件系统工具综述
18.3.1 软件启动
18.3.2 项目管理
18.3.3 设计输入
18.3.4 逻辑综合
18.3.5 设计约束
18.3.6 功能仿真
18.3.7 设计实现
18.3.8 报告文件
18.3.9 时序仿真
18.3.10 器件编程
18.4 XilinxFoundationSeriesISE 3.1i使用实例
18.4.1 VHDL设计输入
18.4.2 模块功能验证
18.4.3 顶层电路逻辑图输入
18.4.4 设计实现
18.4.5 时序分析
18.5 小结
附录A VHDL保留字
附录B VHDL语法总结
附录C VHDL英汉名词对照表
附录D 部分PLD厂家主流芯片介绍