VLSI概论

第1章 VLSI与MOS器件
1.1 前言
1.1.1 集成电路的发展
1.1.2 集成电路制作技术简介
1.2 加强型MOS
1.2.1 nMOS
1.2.2 pMOS
1.3 互补式MOS（CMOS）
1.4 体效应（Body Effect）
1.5 Latch-Up效应
1.6 临界电压
1.7 小结
1.8 习题
第2章 CMOS制造技术
2.1 集成电路基本制造技术
2.1.1 掺杂技术（Dopping）
2.1.2 氧化技术（Oxidation）
2.1.3 累晶技术（Epitaxial）
2.1.4 蚀刻技术（Etching）
2.1.5 其他相关技术
2.2 CMOS制造技术
2.2.1 P型阱CMOS技术
2.2.2 N型阶CMOS技术
2.3 设计规则（Design Rule）
2.4 合格率（Yield）
2.5 小结
2.6 习题
第3章 MOS基本电路介绍
3.1 当作开关使用的MOS
3.2 MOS基本逻辑电路
3.2.1 反相器（Inverter）
3.2.2 与非门（NAND）
3.2.3 或非门（NOR）
3.2.4 复合逻辑电路（Compound Logic Gate）
3.2.5 多任务器
3.2.6 存储单元
3.3 设计电路应考虑的问题
3.3.1 驱动较大负载的电路
3.3.2 电子移转现象（Electro Migration）
3.3.3 接线电容进一步的考虑
3.4 小结
3.5 习题
第4章 电路性能分析
4.1 电阻估算
4.1.1 沟道电阻（Channel Resistance）
4.1.2 非长方形物质的电阻值
4.2 电容估算
4.2.1 栅极电容
4.2.2 扩散层电容
4.2.3 其他电容
4.2.4 导线长度的限制
4.3 延迟时间（Delay Time）
4.3.1 上升时间（Rise Time）
4.3.2 下降时间（Fall Time）
4.3.3 晶体管尺寸大小
4.3.4 时间延迟的估算
4.4 直流转移曲线
4.5 功率消耗（Power Dissipation）
4.5.1 静态功率消耗
4.5.2 动态功率消耗
4.6 CMOS和nMOS的比较
4.7 小结
4.8 习题
第5章 CMOS电路设计
5.1 逻辑电路设计
5.1.1 时钟静态逻辑（Clocked Static Logic）
5.1.2 动态CMOS逻辑（Dynamic CMOS Logic）
5.1.3 CMOS多米诺骨牌逻辑（CMOS Domino Logic）
5.1.4 管线式电路（Pipeline Circuit）
5.2 设计时考虑的要素
5.2.1 晶体管的尺寸大小
5.2.2 逻辑门的输入个数
5.2.3 漏极与源极电容
5.3 输入输出电路结构（I/O PAD Structure）
5.3.1 整体架构
5.3.2 VDD和Vss PADs
5.3.3 输出PAD（Output PAD）
5.3.4 输入PAD（Input PAD）
5.3.5 三态PAD（Tri-State PAD）
5.3.6 双向PAD（Bidirectional PAD）
5.4 一些特殊CMOS电路
5.4.1 虚拟nMOS（Pseudo nMOS）
5.4.2 传输逻辑（Pass Transistor Logic）
5.4.3 差分开关逻辑（Differntial Cascode Voltape Switch Logic）
5.5 各种逻辑电路比较
5.6 小结
5.7 习题
第6章 集成电路设计与布局方法
6.1 布局法
6.2 光罩与条形图
6.2.1 从条形图到布局图
6.2.2 基本逻辑电路布局图
6.2.3 布局时应注意的问题
6.3 设计方式
6.3.1 结构化设计
6.3.2 门阵列（Gate Array）设计
6.3.3 标准单元（Standard Cell）设计
6.3.4 全定制（Full Custom）设计
6.3.5 以上三种设计方式的比较
6.3.6 可编程逻辑数组（PLA）设计
6.4 设计者的工具箱
6.4.1 逻辑层次（Logical Level）
6.4.2 开关层次（Switch Level）
6.4.3 时序层次（Timing Level）
6.4.4 电路层次（Circuit Level）
6.4.5 电路图编辑器（Schematic Editor）
6.4.6 布局图编辑器（Layout Editor）
6.5 小结
6.6 习题
第7章 低功率电路设计与可测试性电路设计
7.1 低功率电路设计
7.1.1 各种功率的消耗
7.1.2 低功率电路设计的方向
7.1.3 低功率电路设计的电路结构
7.2 可测试性电路设计
7.2.1 错误模型（Fault Model）
7.2.2 测试样本的产生
7.2.3 可测试性（Testability）
7.2.4 扫描设计（Scan Design）
7.2.5 周边扫描标准
7.2.6 自我检查电路设计
7.3 小结
7.4 习题
第8章 子电路系统设计
8.1 加法器
8.1.1 进位链加法器
8.1.2 进位链加/减法器
8.1.3 先行进位加法器（Carry Look-Ahead Adder）
8.1.4 曼彻斯特进位链加法器（Manchester Carry Chain Adder）
8.2 乘法器
8.2.1 平行乘法器（Parallel Multiplier）
8.2.2 飞击式乘法器（On-The-Fly Multiplier）
8.2.3 管线式乘法器（Pipeline Multiplier）
8.3 计数器
8.3.1 异步计数器
8.3.2 同步计数器
8.4 内存
8.4.1 RAM
8.4.2 ROM
8.5 小结
8.6 习题
第9章 Magic介绍
9.1 Magic简介
9.2 Magic的使用
9.2.1 起步
9.2.2 编辑命令
9.2.3 阶层式布局的运用
9.2.4 其他特殊工具与命令
9.2.5 各类文件输出
9.3 IRSIM的使用
9.3.1 启动
9.3.2 状态设定
9.3.3 状态观察
9.3.4 电路仿真
9.4 小结
9.5 习题
第10章 Tanner Tools Pro简介
10.1 Tanner的设计流程
10.2 Tanner Tools Pro在IC设计流程上的地位
10.3 Tanner Tools Pro包含的软件
10.4 系统需求
第11章 S-Edit
11.1 S-Edit的窗口介绍
11.2 S-Edit的文件结构
11.3 S-Edit设定
11.4 开始进行设计
11.5 编辑与绘制
11.6 电路的联结
11.7 属性与电路文件
11.8 例子导引
11.9 练习
11.10 计划
第12章 L-Edit与LVS
12.1 L-Edit的窗口介绍
12.2 L-Edit设定
12.3 文件与细胞（Cells）
12.4 布局
12.5 查找与编辑
12.6 产生层次（generate layers）
12.7 剖面图（CrosS-Section Viewer）
12.8 例子导引
12.9 DRC、EXT、SPR与LVS
12.10 DRC
12.11 EXT
12.12SPR
12.13 CIF与GDSII文件的转入与转出
12.14 Lab：SPR的使用
12.15 LVS
12.16 练习
12.17 计划
第13章 T-Spice与W-Edit
13.1 T-Spice的窗口介绍
13.2 T-Spice命令工具
13.3 W-Edit
13.4 W-Edit的窗口介绍
13.5 练习
第14章 LAB四位加法器
14.1 基本单元电路的设计与仿真
14.2 基本单元的布局与验证
14.3 较大区块电路的验证
14.4 整个系统的验证
14.5 整个系统的布局与验证
14.6 结论
附录 教育性晶片
参考文献