数字集成系统的结构化设计与高层次综合

第1章  引言
1.1  设计层次
1.2  设计描述的文字表示及图形表示
1.3  集成电路设计与综合
1.4  从顶向下和从底向上的设计方式
第2章  硬件的VHDL模型
2.1  硬件描述语言和VHDL
2.2  VHDL实体、结构体和进程
2.3  延时
2.4  延时与并发性
2.5  顺序执行语句与并发执行语句
2.6  仿真、仿真周期及仿真器中延时的实现
2.7  硬件的行为描述和条件语句
2.8  同步语句
2.9  循环
2.10  过程与函数
第3章  基本逻辑单元的VHDL模型
3.1  组合逻辑电路的造型
3.2  时序逻辑电路的造型
3.3  存储器
3.4  逻辑门级精度的模型
3.5  VITAL规范
3.6  多值逻辑
第4章  系统级设计
4.1  在行为域内构千硬件的行为模型
4.2  系统间互连的表示
4.3  系统的算法模型
4.4  系统级设计实例
第5章  寄存器传输级设计
5.1  由算法模型向数据流模型的变换
5.2  控制单元设计
5.3  超级精简指令集计算机URISC
5.4  80C51兼容微控制器的寄存器级设计
5.5  VHDL语言结构向硬件的映射
第6章  多层次混合设计
6.1  组合逻辑电路设计
6.2  时序逻辑电路设计
6.3  微程序控制单元设计
第7章  行为综合
7.1  设计表示的中间格式
7.2  行为综合的目标结构
7.3  行为综合流程
7.4  行为综合的VHDL建模
8.1  算法综合的优点
8.2  调度
8.3  基于数据流图的调度技术
8.4  基于控制流图的调度技术
8.5  分配技术
8.6  根据分配建立VHDL有限状态机模型
第9章  VHDL在其他设计领域的应用
9.1  VHDL在模拟/混合信号系统设计中的应用
9.2  VHDL在VLSI测试中的应用
9.3  性能模型
练习题
参考文献