本书着重介绍进入20世纪90年代后才开始在美国等先进的工业国家逐步推广的用硬件描述语言(Verilog HDL)建模、仿真和综合的设计方法和技术。本书从算法和计算的基本概念出发,讲述把复杂算法逐步分解成简单的操作步骤,最后由硬线逻辑电路系统来实现该算法的技术和方法。这种硬线逻辑电路系统就是广泛应用于各种现代通信电子设备与计算机系统中的专用集成电路(ASIC)或FPGA。主要内容包括:基本概念、Verilog HDL的基本语法、不同抽象级别的Verilog HDL模型以及有限状态机和可综合风格的Verilog HDL实例等。本书可作为电子或计算机类大学本科高年级和研究生的教材,也可供在数字系统设计领域工作的工程师参考或作为自学教材。