数字逻辑：应用与设计

译者序
前言
第1章 数字概念与数制系统
1.1 数字和模拟：基本概念
1.2 数字系统的历史
1.3 数字技术对社会的影响
1.4 定义问题，算法简介
1.5 数字系统综述
1.6 数制系统简介
1.7 位数系统
1.7.1 十进制数
1.7.2 二进制数
1.7.3 八进制数
1.7.4 十六进制数
1.7.5 用基r进行计数
1.8 数制系统的转换
1.8.1 二进制到十六进制的转换
1.8.2 十六进制和八进制到二进制的转换
1.8.3 二进制到十进制的转换
1.8.4 逐次除法基转换
1.8.5 小数基转换，逐次乘法
1.8.6 基转换算法
1.8.7 十进制到任意进制的转换
1.8.8 任意进制到十进制的转换
1.9 二进制编码
1.9.1 自然二进制编码的十进制
1.9.2 （加权）H进制编码
1.9.3 BCD自补码
1.9.4 间隔位编码
1.9.5 字母数字编码
1.9.6 带符号数的二进制编码
1.9.7 带符号数量编码
1.9.8 补码
1.10 算术运算
1.10.1 二进制算术运算
1.10.2 使用补码进行12进制算术运算
1.10.3 十六进制算术运算
小结
参考文献
术语
习题
第2章 布尔开关代数
2.1 二进制逻辑函数
2.1.1 IEEE逻辑符号
2.1.2 逻辑运算、符号和真值表
2.2 开关代数
2.2.1 相等
2.2.2 封闭
2.2.3 单位
2.2.4 结合律
2.2.5 分配律
2.2.6 交换律
2.2.7 互补律
2.2.8 对偶律
2.2.9 吸收律
2.2.10 等幂律
2.2.11 进制变量和常数
2.2.12 德.摩根定理
2.3 功能完全操作集
2.4 用布尔代数简化布尔方程
2.5 开关函数的实现
2.5.1 开关函数到逻辑图的转换
2.5.2 逻辑图转化为开关方程
小结
参考文献
术语
习题
第3章 组合逻辑原理
3.1 组合逻辑的定义
3.1.1 真值表问题的提出
3.1.2 导出开关方程
3.2 标准形式
3.3 从真值表中生成开关方程
3.4 卡诺图
3.4.1 三变量和四交量卡诺图
3.4.2 五变量和六变量卡诺图
3.4.3 使用五变量卡诺图化简
3.4.4 使用六变量卡诺图化简
3.4.5 不完全确定的函数（随意项）
3.4.6 比简最大项方程
3.5 Quine－McClusky最小化方法
3.5.1 使用随意项的QM法
3.5.2 简化的质蕴含表
3.6 映射变量
3.7 混合逻辑组合电路
3.7.1 逻辑符号
3.7.2 圆圈逻辑的转换
3.7.3 使用圆圈表示合成开关函数
3.8 多输出函数
小结
参考文献
术后
习题
第4章 组合逻辑的分析与设计
4.1 组合逻辑设计的一般方法
4.2 数字集成电路介绍
4.3 译码器
4.4 编码器
4.5 数字多路器
4.6 加法器和减法器
4.6.1 串行全加器
4.6.2 先行进位加法器
4.6.3 中规模集成电路加法器
4.6.4 将MSI加法器用作减法器
4.6.5 将MSI加法器用作实现BCD码到余3码的转换器
4.6.6 BCD码加法器
4.7 二进制比较器
4.8 算术逻辑部件
4.9 阵列乘法器
4.10 三态缓冲
4.11 组合逻辑险态
4.11.1 静险态
4.11.2 动险态
小结
参考文献
术语
习题
第5章 触发器、简单计数器和寄存器
5.1 时序电路模型
5.2 触发器
5.3 触发器时间规范
5.3.1 时钟参数、脉冲宽度和扭曲
5.3.2 触发器定时、建立、保持和延迟
5.3.3 触发器的亚稳定性
5.4 简单计数器
5.4.1 除2、4和8计数器（异步）
5.4.2 Johnson计数器（同步）
5.4.3 循环计数器（同步）
5.5 中规模集成电路计数器
5.5.1 MSI异步计数器
5.5.2 MSI同步计数器
5.5.3 通过译码计数器输出来控制信号生成
5.5.4 计数器应用：数字时钟
5.5.5 MSI计数器的IEEE标准符号
5.6 寄存器
5.6.1 寄存器数据输入与输出
5.6.2 三态寄存器
5.6.3 寄存器连接到公共数据总线
5.6.4 寄存器传输时间
小结
参考文献
术语
习题
第6章 时序电路介绍
6.1 MEALY与MOORE模型
6.2 状态机表示法
6.1 观态与次态
6.2.2 状态图
6.2.3 状态表
6.2.4 转换表
6.2.5 激励表与激励函数
6.2.6 激励实现的代价
6.3 同步时序电路分析
6.3.1 分析原理
6.3.2 分析实例
6.4 构造状态图
6.4.1 可逆十进制计数器
6.4.2 序列检测器
6.4.3 串行余3码-BCD码转换器
6.5 计数器设计
6.5.1 模8同步计数器
6.5.2 可逆十进制计数器设计
小结
参考文献
术语
习题
第7章 时序电路设计
7.1 状态等价
7.2 状态化简
7.2.1 等价类
7.2.2 隐含表
7.3 不完全定义状态表的状态化街
7.4 状态分配方法
7.4.1 状态分配排列
7.4.2 状态分配算法
7.4.3 隐含图
7.5 算法状态机
7.5.1 ASM符号
7.5.2 ASM设计实例
7.6 链接时序机
小结
参考文献
术语
习题
第8章 异步时序电路
8.1 基本模式和脉冲模式的异步时序机
8.2 异步时序机分析
8.3 建立流程表
8.4 状态分配
8.4.1 竞争和循环
8.4.2 共享行状态分配
8.4.3 多行状态分配
8.4.4 单活跃态状态分配
8.5 异步电路设计
8.5.1 异步电路设计问题1
8.5.2 异步电路设计问题2
8.6 数据同步
8.7 异步时序电路的混合工作模式
小结
参考文献
术语
习题
第9章 可编程逻辑和存储器
9.1 存储器
9.2 用EPROM实现时序电路
9.3 可编程逻辑器件
9.3.1 可编程逻辑阵列
9.3.2 可编程阵列逻辑
9.3.3 用PAL设计一个可逆十进制计数器
9.3.4 普通阵列逻辑
9.3.5 用GAL设计同步时序电路
9.4 可擦除的可编程逻辑器件
9.4.1 Altera EP600EPLD
9.4.2 用EP600实现时序电路
9.5 PLD计算机辅助设计
9.5.1 组合逻辑的PLD实现
9.5.2 用PLD语言实现真值表
9.5.3 用PLD语言实现触发器
9.5.4 用PLD语言实现状态机
9.6 现场可编程门阵列
9.6.1 Xilinx FPGA
9.6.2 Xilinx FPGA系统开发工具
9.6.3 Xilinx定库
9.6.4 Actel FPGA
小结
参考文献
术语
习题
第10章 数字集成电路
10.1 作为开关的二极管
10.2 双极晶体管开关
10.3 二极管逻辑
10.4 从DTL到TTL的演变
10.5 晶体管-晶体管逻辑电路
10.5.1 TTL电路工作机理
10.5.2 TTL技术要求
10.5.3 TTL子系列
10.5.4 肖特基面结
10.5.5 TTL子系列要求比较
10.5.6 集电极开路TTL电路
10.5.7 二态TTL器件
10.5.8 混合的TTL子系列扇出
10.5.9 其他TTL电路
10.6 射极耦合逻辑
10.6.1 射极耦合逻辑电路
10.6.2 ECL技术要求
10.6.3 ECL到TTL及TTL到ECL的接口
10.7 互补金属氧化物半导体
10.7.1 场效应管
10.7.2 MOSFET
10.7.3 MOSFET逻辑门
10.7.4 CMOS逻辑门
10.7.5 高速CMOS的功耗
10.7.6 高速CMOS的传输延迟
10.7.7 CMOS噪声容限
10.7.8 CMOS子系列
小结
参考文献
术语
习题
附录A TTL分析Spice练习
附录B 奇数号习题的答案