数字电路与逻辑设计

绪论
第1章数制与编码
1.1数制
1.1.1进位记数制
1.1.2十进制数
1.1.3二进制数
1.1.4任意进制数
1.2数制转换
1.2.1多项式替代法
1.2.2基数乘除法
1.2.3数码直接代换法
1.2.4转换精度
1.3二进制代码
1.3.1二—十进制编码
1.3.2格雷码
1.3.3奇偶校验码
1.3.4字符代码
本章小结
思考题及习题
第2章逻辑代数与逻辑函数
2.1逻辑代数的基本知识
2.1.1基本概念
2.1.2基本逻辑运算
2.1.3逻辑代数的基本定理.规则和公式
2.2逻辑运算符的完备性
2.3复合逻辑运算
2.3.1“与非”及“或非”复合逻辑运算
2.3.2“与或非”复合逻辑运算
2.3.3“异或”和“同或”复合逻辑运算
2.4逻辑函数表达式的表示方法
2.4.1“与—或”和“或—与”表达式
2.4.2逻辑函数的标准表达式
2.4.3不完全确定的逻辑函数
2.5逻辑函数的几何图形表示方法
2.5.1维思(Venn)图
2.5.2逻辑函数的n维体表示
2.5.3卡诺(Kamaugh)图
2.6逻辑函数的化简
2.6.1代数化简法
2.6.2卡诺图化简法
本章小结
思考题及习题
第3章集成逻辑门电路
3.1开关器件
3.1.1晶体二极管开关
3.1.2晶体三极管开关
3.1.3MOS场效应管开关
3.2DTL门电路
3.2.1电路结构及工作原理
3.2.2主要性能参数
3.2.3HTL与非门
3.3TTL门电路
3.3.1TTL与非门
3.3.2TTL与非门的派生电路
3.4其他双极型集成门电路
3.4.1ECL集成逻辑门
3.4.2I2L集成逻辑门
3.5MOS逻辑门电路
3.5.1NMOS逻辑门
3.5.2CMOS逻辑门
本章小结
思考题及习题
第4章组合逻辑电路
4.1概述
4.2组合逻辑电路的分析
4.2.1分析步骤
4.2.2实例分析
4.3组合逻辑电路的设计
4.3.1组合逻辑电路设计概要
4.3.2输入无反变量组合逻辑电路的设计
4.3.3多输出组合逻辑电路的设计
4.4常用组合逻辑电路
4.4.1编码器
4.4.2译码器
4.4.3数码比较器
4.4.4加法器
4.4.5数据选择器
4.5组合逻辑电路的竞争和险象
4.5.1竞争与险象的基本概念
4.5.2险象的产生和分类
4.5.3险象的判别
4.5.4险象的消除
本章小结
思考题及习题
第5章触发器
5.1触发器的基本形式——R—S触发器
5.1.1基本R—S触发器
5.1.2钟控R—S触发器
5.2J—K触发器
5.2.1简单J—K触发器
5.2.2主从J—K触发器
5.2.3集成边沿触发J—K触发器
5.3D触发器
5.3.1D触发器的逻辑功能
5.3.2维持阻塞型D触发器
5.3.3集成化维持阻塞D触发器
5.4T触发器及触发器的激励表
5.4.1T触发器
5.4.2触发器激励表
5.5CMOS集成触发器
5.5.1CMOS集成D触发器
5.5.2CMOS集成J—K触发器
本章小结
思考题及习题
第6章时序逻辑电路
6.1时序逻辑电路综述
6.1.1时序逻辑电路的基本概念
6.1.2时序逻辑电路的描述
6.2同步时序逻辑电路的分析
6.2.1同步时序逻辑电路的分析步骤
6.2.2同步时序逻辑电路分析举例
6.3同步时序逻辑电路的设计
6.3.1设计步骤
6.3.2状态指定
6.3.3状态化简
6.3.4状态编码和求函数表达式
6.3.5自启动设计及画逻辑电路图
6.3.6同步时序电路设计举例
6.4异步时序逻辑电路的分析
6.4.1脉冲型异步时序逻辑电路的分析
6.4.2电位控制型异步时序逻辑电路的分析
6.4.3异步时序电路的过渡过程
6.5常用时序逻辑电路
6.5.1寄存器
6.5.2计数器
6.5.3序列信号发生器
本章小结
思考题及习题
第7章存储器
7.1只读存储器(ROM)
7.1.1固定ROM
7.1.2PROM与EPROM
7.1.3ROM的应用
7.2可编程序逻辑阵列(PLA)
7.2.1用PLA人进行组合逻辑设计
7.2.2用PLA人进行同步时序逻辑电路的设计
7.3随机存取存储器(RAM)
7.3.1RAM的结构及工作原理
7.3.2RAM的存储单元
7.3.3RAM容量的扩展及使用
本章小结
思考题及习题
第8章数／模与模/数转换
8.1D/A转换器
8.1.1D从转换器的构成及工作原理
8.1.2D从转换器的转换精度与转换速度
8.1.3集成D从转换器
8.1.4电子开关
8.2A／D转换器
8.2.1采样/保持电路
8.2.2A／D转换器的构成及工作原理
8.2.3集成A/D转换器
8.2.4A/D转换器的转换精度与转换时间
本章小结
思考题及习题
第9章脉冲的产生与整形
9.1集成555定时器
9.1.1555定时器的结构
9.1.2555定时器的工作原理及功能
9.2单稳态电路
9.2.1555定时器构成单稳态触发器
9.2.2集成单稳态触发器
9.2.3单稳态触发器的应用
9.3多谐振荡器
9.3.1555定时器构成多谐振荡器
9.3.2RC环形振荡器
9.3.3石英晶体多谐振荡器
9.4施密特触发器
9.4.1555定时器构成施密特触发器
9.4.2集成施密特触发器
9.4.3施密特电路的应用
本章小结
思考题及习题
第10章VHDL语言与数字逻辑电路设计
10.1VHDL语言程序的结构
10.1.1VHDL语言基本单元及构成
10.1.2子结构体
10.1.3库和包
10.2VHDL语言的数据类型和操作符
10.2.1标识符命名
10.2.2客体类型
10.2.3数据类型
10.2.4运算操作符
10.3VHDL语言的描述方式及主要描述语句
10.3.1并发语句
10.3.2顺序语句
10.3.3其他语句
10.4数字逻辑基本电路的设计
10.4.1门电路
10.4.2译码器和选择器
10.4.3加法器
10.4.4触发器
10.4.5寄存器
10.4.6计数器与分频器
本章小结
思考题及习题
参考文献