PLD器件与EDA技术

第1章 可编程逻辑器件的硬件结构
1．1 可编程逻辑器件概述
l．2 MAX7000系列PLD器件的结构与特点
1．2．1 基本宏单元（Macroceil）
1．2．2 逻辑阵列块（Logic Array Block）
1．2．3 I／O引脚
1．2．4 可编程互连阵列（Programmable Interconneet Array）及I／O控制块
1．2．5 复杂宏单元
1．2．5．1 共享扩展乘积项（Sharea．ble Expanders）
1．2．5．2 并联扩展乘积项（Parallel Expanders）
1．2．5．3 异或门控制端
1．2．5．4 D触发器的时钟
1．2．5．5 D触发器的置位（PRN）和清零（CLRN）控制
1．2．6 MAX7000E和MAX7000S系列PLD的结构
1．2．7 时间特性（Timing）
1．3 FLEXlOK系列PLD器件的结构与特点
1．3．1 FLEXlOK系列PLD芯片的总结构
1．3．2 隐埋阵列块（EAB）
1．3．3 逻辑阵列块（LAD）
1．3．4 逻辑单元（LE）
1．3．5 快速互连通道（FaSt Track Interconnect）
1．3．6 I／O单元（I／OElemen亡）
1．3．7 时间特性（Timing）
1．3．8 其它应用特点
第2章 MAX+plusⅡPLD开发工具
2．1 PLD开发流程
2．2 电路设计输入
2．3 编译处理
2．4 仿真器（Simulator）
2．5 时序分析器（Timing Analyzer）
2．6 编程器（Programmer）
2．7 一个综合例子
2．7．1 设计说明
……