TMS320C6000系列DSPs原理与应用

第1章 实时数字信号处理与数字信号处理器
1.1 实时数字信号处理
1.1.1 信号处理领域的巨大变革
1.1.2 实时信号处理的概念
1.1.3 DSPs在实时数字信号处理中的应用
1.2 实时DSP系统的构成
1.2.1 实时DSP系统的构成
1.2.2 DSP子系统
1.2.3 以通用DSPs为核心的实时DSP子系统
1.3 DSPs芯片
1.3.1 DSPs芯片概述
1.3.2 DSPs芯片的特点
1.3.3 性能指标
1.4 TMS320C6000系列DSPs
1.4.1 TMS320C6000简介
1.4.2 TMS320C6000的结构特点
1.4.3 TMS320C6000的应用
第2章 TMS320C6000系列CPU结构与指令集
2.1 C6000系列CPU结构
2.1.1 中央处理器（CPU）结构
2.1.2 CPU数据通路与控制
2.2 TMS320C62xx/C64xx/C67xx公共指令集
2.2.1 TMS320C6000公共指令集概述
2.2.2 寻址方式及Load/Store类指令
2.2.3 算术运算类指令
2.2.4 逻辑及位域操作指令
2.2.5 搬移(MV、MOV)类指令
2.2.6 程序转移类指令
2.2.7 资源对公共指令集的限制
2.3 TMS320C67x浮点运算指令
2.3.1 IEEE标准的浮点数表示法
2.3.2 C67x的浮点运算控制寄存器
2.3.3 C67x特有的运算指令
2.3.4 C67x指令的延迟间隙，资源对C67x指令的约束
2.4 TMS320C64x扩展的定点运算指令
2.4.1 扩展的寻址方式及Load/Store类指令
2.4.2 扩展的算术运算指令
2.4.3 扩展的逻辑及位域操作指令
2.4.4 数据打包与解包类指令
2.4.5 扩展的控制转移类指令
2.4.6 资源对C64x指令的限制
2.5 流水线
2.5.1 TMS320C6000流水线概述
2.5.2 TMS320C6000指令的流水线操作
2.5.3 C6000流水线运行的几个问题
2.6 中断
2.6.1 中断类型和中断信号
2.6.2 中断服务表（IST）
2.6.3 中断控制寄存器
2.6.4 中断性能和编程考虑事项
第3章 TMS320C6000的软件开发环境
3.1 软件开发流程和开发工具
3.1.1 开发流程和开发工具
3.1.2 C6000程序基本结构
3.1.3 其他代码开发工具
3.2 集成开发环境 Code Composer Studio
3.2.1 CCS概述
3.2.2 CCS的设置
3.2.3 CCS项目的创建
3.2.4 源程序的编辑
3.2.5 CCS项目的构建（Build）
3.2.6 程序调试的基本操作
3.2.7 多处理器调试
3.2.8 断点和探测点（Break Points and Probe Points）
3.2.9 文件输入输出与探测点
3.2.10 图形窗口
3.2.11 存储器映射（Memory Maps）
3.2.12 变量观察窗口（Watch Window）
3.2.13 代码剖析（Profile）
3.2.14 GEL语言
3.3 实时操作系统DSP/BIOS
3.3.1 实时操作系统基本概念
3.3.2 DSP/BIOS概述
3.3.3 程序生成
3.3.4 监测（Instrumentation）
3.3.5 任务调度
3.3.6 输入/输出和管道
3.3.7 其他DSP/BIOS模块
3.3.8 其他C6000实时操作系统
3.4 eXpressDSPTM 算法标准
第4章 TMS320C6000的软件编程及代码优化
4.1 概述
4.2 TMS320C6000的C语言编程及优化
4.2.1 TMS320C6000 C/C++编译器简介
4.2.2 编写及编译C语言程序
4.2.3 优化C语言程序
4.3 线性汇编语言简介
4.3.1 线性汇编语句的基本结构
4.3.2 线性汇编中的伪指令
4.3.3 汇编优化器选项
4.4 通过线性汇编优化汇编代码
4.4.1 写并行代码
4.4.2 使用字访问短型数据和使用双字访问字(数据打包处理)
4.4.3 软件流水
4.4.4 多周期循环的模编排
4.4.5 循环传递路径
4.4.6 循环中的If-Then-Else语句
4.4.7 循环展开
4.4.8 生命太长问题(Live-Too-Long)
4.4.9 消除冗余取
4.4.10 避免存储体（Bank）访问冲突
4.4.11 软件流水外环
4.4.12 同内环一起条件地执行外环
4.5 C64x编程的几点考虑
4.5.1 C64x的打包数据处理
4.5.2 C64x线性汇编的几点考虑
第5章 C6000系列DSPs的集成外设与硬件开发
5.1 综述
5.2 片内存储器
5.2.1 简介
5.2.2 C620x/C670x的片内程序存储器
5.2.3 C620x/C670x的片内数据存储器
5.2.4 C621x/C671x/C64x的片内2级存储器
5.3 外部存储器接口的设计
5.3.1 概述
5.3.2 接口信号与控制寄存器
5.3.3 同步接口设计
5.3.4 异步接口设计
5.3.5 PDT传输接口
5.3.6 HOLD接口
5.3.7 EMIF访问的仲裁
5.4 直接存储器访问（DMA）
5.4.1 概述
5.4.2 DMA的初始化和启动
5.4.3 DMA的传输控制
5.4.4 单一通道的分裂操作
5.4.5 资源仲裁和优先级设置
5.4.6 DMA 通道的状态
5.5 扩展的直接存储器访问（EDMA）
5.5.1 概述
5.5.2 EDMA的控制机制
5.5.3 EDMA的传输操作
5.5.4 优先级
5.5.5 快速DMA（QDMA）
5.6 多通道缓冲串口（McBSP）
5.6.1 概述
5.6.2 信号接口和控制寄存器
5.6.3 数据的收发
5.6.4 m-律/A-律硬件压扩
5.6.5 多通道传输接口
5.6.6 SPI协议的接口
5.6.7 通用I/O口
5.7 主机口（HPI）
5.7.1 概述
5.7.2 有关信号与控制寄存器
5.7.3 主机口的存取操作
5.7.4 HPI的加载操作
5.8 C6000的扩展总线
5.8.1 概述
5.8.2 信号接口与控制寄存器
5.8.3 扩展总线上的I/O口工作方式
5.8.4 扩展总线的主机口工作方式
5.8.5 扩展总线的仲裁
5.8.6 通过扩展总线引导DSP芯片
5.9 PCI接口
5.9.1 概述
5.9.2 接口的结构与控制寄存器
5.9.3 从模式数据传输
5.9.4 主模式数据传输
5.9.5 中断与状态报告
5.9.6 PCI的复位和加载
5.9.7 EEPROM接口
5.9.8 电源管理（C62x/C67x）
5.10 UTOPIA接口
5.10.1 概述
5.10.2 接口信号与控制寄存器
5.10.3 从模式ATM控制器
5.10.4 UTOPIA接口的访问控制
5.10.5 UTOPIA 时钟和时钟检测
5.10.6 UTOPIA接口的其他控制
5.11 芯片的设置
5.11.1 概述
5.11.2 芯片的设置管脚
5.11.3 芯片的设置选项
5.11.4 芯片的引导过程
5.12 其他片内集成外设
5.12.1 定时器
5.12.2 中断控制
5.12.3 power-down逻辑
5.12.4 GPIO
第6章 C6000系列DSPs的应用开发
6.1 概述
6.2 C6000系列DSPs的板级设计
6.2.1 电源系统
6.2.2 JTAG控制
6.2.3 调试（Debugging）考虑点
6.2.4 BGA 封装
6.2.5 高速数字电路设计
6.3 DSK套件和EVM板
6.3.1 DSK套件
6.3.2 EVM评估板
6.4 C6000 DSP 应用系统实例
6.4.1 视频信号处理系统
6.4.2 双C6201的并行处理系统
6.4.3 基于PCI总线的双处理器视频信号处理系统
6.4.4 基于CompactPCI总线的多处理器并行系统
附录A TMS3200C6000的指令集及对应的C/C++ Compiler Intrinsics
附录B 与存储器操作有关的Intrinsics及对应的汇编指令
参考文献