ADSP SHARC系列DSP应用系统设计

定　价：¥36.00

作　者：	刘书明，罗军辉编著
出版社：	电子工业出版社
丛编项：	DSP应用丛书
标　签：	数字信号 DSP

购买这本书可以去

ISBN：	9787505384668	出版时间：	2003-01-01	包装：	胶版纸
开本：	26cm	页数：	385	字数：

内容简介

　　数字信号处理技术的迅猛发展，使DSP产品广泛地应用于通信、图像处理、生物医学、自动控制等领域。本书选定ADI公司最新的高性能DSP器件，简要介绍了ADSP SHARC系列芯片的基本工作原理及性能指标，并着重阐述了应用ADSP SHARC系列芯片组成数字信号处理系统时，在外围硬件接口、软件设计、系统设计等方面必须解决的问题。书中还提供了大量的设计实例，介绍了很多设计经验，同时也提供了系统设计范例，可供相关技术人员参考。本书面向广大电子工程设计人员，可供大专院校通信工程、电子工程、计算机应用、工业自动化、自动控制等专业的教师、研究生和高年级本科学生作为教材使用，也可供通信和电子领域从事DSP芯片开发应用的广大科技人员阅读参考。

作者简介

暂缺《ADSP SHARC系列DSP应用系统设计》作者简介

图书目录

第1章
概论 1.1
数字信号处理器技术 1.1.1
DSP的发展历程 1.1.2
DSP的特点 1.1.3
DSP结构 1.1.4
高速、高性能信号处理 1.1.5
DSP发展趋势 1.2
数字信号处理器应用设计 1.2.1
DSP应用领域 1.2.2
典型DSP系统的构成 1.2.3
DSP系统设计与应用设计问题第2章
ADSP SHARC系列处理器原理 2.1
ADSP SHARC系列处理器概述 2.1.1
ADSP SHARC系列处理器发展历程 2.1.2
ADSP SHARC系列处理器与TMS320处理器性能比较 2.1.3
ADSP SHARC系列处理器功能结构图 2.2
ADSP SHARC系列处理器核 2.2.1
处理单元构成 2.2.2
程序控制器 2.2.3
地址产生器与PM和DM总线 2.2.4
寄存器 2.2.5
中断逻辑与定时器 2.3
ADSP SHARC系列处理器存储器 2.3.1
存储器空间 2.3.2
内部存储器、多处理器存储器与外部存储器 2.3.3
存储器组织与字长 2.3.4
存储器访问 2.4
DMA 2.4.1
DMA资源 2.4.2
DMA通道建立与控制寄存器 2.4.3
链式DMA与二维DMA传输 2.5
ADSP SHARC系列处理器链路口 2.5.1
链路口资源 2.5.2
链路口控制寄存器 2.5.3
链路握手信号 2.6
ADSP SHARC系列处理器串行口 2.6.1
串行口资源 2.6.2
串行口控制寄存器 2.6.3
串行口操作模式 2.7
主机接口 2.7.1
主机对ADSP SHARC系列处理器的控制 2.7.2
主机对处理器的访问第3章
ADSP SHARC系列处理器接口设计 3.1
存储器接口设计 3.1.1
EPROM接口设计 3.1.2
DRAM的接口设计 3.1.3
ADSP-21065L与SDRAM的接口设计 3.1.4
FLASH接口设计 3.1.5
双口RAM接口设计 3.2
主机接口与总线接口设计 3.2.1
主机接口设计 3.2.2
与计算机总线接口 3.3
高速A/D应用系统的接口设计 3.4
高速D/A接口设计 3.5
ADSP SHARC系列处理器链路口的应用 3.5.1
链路口的连接方式 3.5.2
DSP间链路口的单向通信 3.5.3
利用令牌标志的链路口进行双向通信 3.5.4
将链路口扩展为并行口 3.5.5
链路口的兼容性 3.5.6
关于链路口传输出错的讨论 3.6
ADSP SHARC系列处理器串行口的应用 3.6.1
串行口与AD1819A的连接 3.6.2
通过串行口实现DSP之间的多通道通信 3.6.3
串行口构成定时器 3.6.4
同步串行口实现异步操作 3.6.5
串行口设计中的常见问题 3.7
ADSP SHARC系列处理器FLAG标志的应用 3.7.1
FLAG标志做中断请求 3.7.2
FLAG标志的应用 3.7.3
ADSP-21065L FLAG标志 3.7.4
利用FLAG标志实现异步通信 3.8
ADSP SHARC系列处理器DMA应用 3.8.1
外部口DMA操作模式 3.8.2
短字DMA访问 3.8.3
DMA实现DSP与FLASH的数据传输 3.9
中断 3.9.1
中断资源及中断向量表 3.9.2
DSP系统中断电路设计 3.9.3
复位中断和复位电路设计 3.9.4
中断服务程序设计示例第4章
ADSP SHARC系列处理器应用系统设计 4.1
数字信号处理系统的实现 4.1.1
DSP芯片选择考虑 4.1.2
多处理器系统构成 4.2
共享总线的紧耦合系统 4.2.1
ADSP-21160紧耦合总线多处理器系统的实现方法 4.2.2
多片ADSP-21065L的多处理器共享总线连接 4.3
链路口构成松耦合系统 4.4
ADSP SHARC系列处理器应用系统的程序加载 4.4.1
JTAG加载 4.4.2
EPROM 对单片DSP的加载 4.4.3
FLASH加载 4.4.4
链路口加载 4.4.5
单片EPROM对多片DSP的加载 4.5
系统设计的有关问题 4.5.1
ADSP SHARC系列处理器的电源配置 4.5.2
时钟电路设计 4.5.3
片间连接的阻抗匹配问题 4.5.4
PCB 设计问题 4.5.5
干扰与抗干扰的考虑 4.5.6
热设计 4.5.7
ADSP SHARC系列处理器不用引脚的处理 4.6
程序设计优化 4.6.1
程序设计优化的目的 4.6.2
软件优化途径 4.6.3
ADSP SHARC程序优化的基础 4.6.4
程序优化举例第5章
ADSP SHARC系列处理器开发工具与软件设计 5.1
VisualDSP++概述与程序设计流程 5.1.1
VisualDSP++概述 5.1.2
VisualDSP++应用程序开发流程 5.2
DSP汇编语言程序设计 5.2.1
汇编程序内容与结构 5.2.2
汇编表达式、操作符与数据格式 5.2.3
汇编关键字与符号 5.2.4
汇编命令与预处理命令 5.3
DSP高级语言程序设计 5.3.1
C/C++运行时模式 5.3.2
C/C++实时运行库 5.4
汇编语言与高级语言的接口 5.4.1
C/C++程序调用汇编函数 5.4.2
汇编程序调用C/C++函数 5.4.3
C++调用汇编类成员函数 5.5
链接描述文件LDF 5.6
集成开发调试环境IDDE 5.6.1
程序开发步骤 5.6.2
Debugger调试工具第6章
应用系统设计实例 6.1
DSP与LCD 点阵的设计 6.1.1
硬件设计 6.1.2
软件设计 6.1.3
程序设计参考 6.2
ADSP SHARC处理器在雷达信号处理中的应用 6.2.1
原理 6.2.2
信号处理机实现 6.2.3
数字信号处理算法与流程 6.3
音频信号处理 6.4
滤波器设计附录
SHARC元器件引脚说明参考文献