前言
第1章 TMS320LF240x系列DSP概述
1.1 DSP芯片基本结构
1.2 TMS320系列DSP概述
1.3 TMS320LF240x系列DSP控制器
1.3.1 基于控制领域的应用
1.3.2 提高开发效率
1.3.3 TMS320LF240x系列DSP的特点和资源
1.3.4 TMS320LF2407A的功能结构
1.3.5 TMS320LF240x系列DSP引脚功能介绍
1.4 TMS320LF240x系列DSP存储器映射
1.4.1 TMS320LF240x系列DSP存储器映射
1.4.2 TMS320LF240x系列DSP外设存储器映射图
1.5 TMS320LF240x系列DSP的CPU功能模块
1.5.1 输入定标移位器
1.5.2 乘法器
1.5.3 中央算术逻辑单元
1.5.4 累加器(ACC)
1.5.5 输出数据定标移位器
1.5.6 状态寄存器ST0和STl
1.5.7 辅助寄存器算术单元(ARAU)
第2章 系统配置和中断
2.1 系统配置结构概述
2.2 系统配置寄存器
2.2.1 系统控制和状态寄存器
2.2.2 器件标识号寄存器(DINR)
2.3 中断优先级和中断向量表
2.4 外设中断扩展控制器
2.4.1 中断层次
2.4.2 中断请求的结构
2.4.3 中断应答
2.5 中断向量
2.5.1 假中断向量
2.5.2 软件层次
2.5.3 不可屏蔽中断(NMI)
2.5.4 全局中断使能
2.6 中断响应的流程
2.7 中断等待时间
2，8 ISR代码实例
2.9 CPU中断寄存器
2.9.1 CPU中断标志寄存器
2.9.2 CPU中断屏蔽寄存器
2.10 外设中断寄存器
2.11 复位和无效地址检测
2.11.1 复位
2.11.2 无效地址检测
2.12 外部中断控制寄存器
第3章 存储器和I／O空间
3.1 片内存储器
3.1.1 双端口RAM(DARAM)
3.1.2 单端口RAM(SARAM)
3.1.3 FLASH程序存储器
3.2 程序存储器
3.3 数据存储器
3.4 I／O空间
3.5 外部存储器接口选通
3.6 等待状态发生器
3.6.1 用READY信号产生等待状态
3.6.2 用等待状态发生器产生等待状态
3.7 外部存储器接口
第4章 时钟和低功耗模式
4.1 锁相环
4.2 看门狗定时器时钟
4.3 低功耗模式
4.3.1 时钟域
4.3.2 唤醒低功耗模式
4.3.3 FLASH断电
第5章 数字输入输出(I／O)
5.1 数字I/O端口寄存器概述
5.2 I／O端口复用控制寄存器
5.3 数据和方向控制寄存器
5.4 数字I／O端口配置实例
5.5 数字I／O应用实例
5.5.1 使用数字I／O查询输入信号
5.5.2 使用数字I/O输出信号
第6章 事件管理器(EV)
6.1 事件管理器(EV)模块基本知识
6.1.1 事件管理器结构
6.1.2 事件管理器引脚
6.1.3 功率驱动保护中断
6.1.4 EV寄存器
6.1.5 EV中断
6.2 事件管理寄存器地址
6.3 通用定时器
6.3.1 通用定时器概述
6.3.2 通用定时器计数操作
6.3.3 通用定时器比较操作
6.3.4 定时器控制寄存器
6.3.5 通用定时器的PWM输出
6.3.6 通用定时器复位
6.4 比较单元
6.4.1 比较单元概述
6.4.2 比较单元寄存器
6.4.3 比较单元的中断
6.4.4 比较单元的复位
6.5 与比较单元相应的脉宽调制电路
6.5.1 脉宽调制电路概述
6.5.2 PWM波形发生器的特征
6.5.3 可编程的死区单元
6.6 用比较单元和PWM电路产生PWM波形
6.6.1 PWM信号
6.6.2 用事件管理器产生PWM输出
6.6.3 PWM产生的寄存器设置
6.6.4 非对称和对称PWM的产生
6.7 空间向量PWM
6.7.1 空间向量PWM理论概述
6.7.2 用EV产生空间向量PWM波形
6.8 捕获单元
6.8.1 捕获单元的特点
6.8.2 捕获单元的操作
6.8.3 捕获单元寄存器
6.8.4 捕获单元FIFO堆栈
6.8.5 捕获中断
6.9 正交编码器脉冲电路(QEP)
6.9.1 正交编码器脉冲引脚
6.9.2 正交编码器脉冲电路时间基准
6.9.3 正交编码器脉冲电路的解码
6.9.4 正交编码器脉冲电路的计数
6.9.5 正交编码器脉冲电路的寄存器设置
6.10 事件管理器中断
6.10.1 EV中断请求和服务
6.10.2 事件管理器中断寄存器
6.11 事件管理器应用实例
6.11.1 事件管理器EVA的定时器1操作
6.11.2 事件管理器的捕获单元操作
6.11.3 事件管理器的QEP功能应用
第7章 模数转换(ADC)模块
7.1 模数转换(ADC)模块的特性
7.2 模数转换(ADC)模块概述
7.2.1 自动排序器的操作原理
7.2.2 不中断的自动排序模式
7.2.3 排序器的启动／停止模式
7.2.4 输入触发器描述
7.2.5 排序转换期间的中断操作
7.3 ADC时钟预定标
7.4 ADC校准
7.5 ADC控制寄存器的位描述
7.5.1 ADC控制寄存器
7.5.2 最大转换通道寄存器
7.5.3 自动排序状态寄存器
7.5.4 ADC输入通道选择排序控制寄存器
7.5.5 ADC转换结果缓冲寄存器
7.6 ADC转换时钟周期
7.7 ADC模块初始化实例
第8章 串行通信接口(SCI)
8.1 串行通信接口的结构
8.1.1 串行通信接口的物理描述
8.1.2 SCI模块的结构
8.1.3 SCI模块的寄存器地址
8.1.4 多处理器(多机)异步通信模式
8.2 可编程的数据格式
8.3 SCI多处理器通信
8.3.1 空闲线多处理器模式
8.3.2 地址位多处理器模式
8.4 SCI通信模式
8.4.1 通信模式中的接收器信号
8.4.2 通信模式中的发送器信号
8.5 串行通信接口中断
8.6 SCI波特率计算
8.7 SCI模块寄存器
8.8 串行通信实例程序
8.8.1 串行通信回环传输实例
8.8.2 使用中断执行SCI数据的接收
第9章 串行外设接口(SPI)
9.1 串行外设接口的结构
9.1.1 串行外设接口的物理描述
9.1.2 SPI模块的寄存器概述
9.2 SPI操作
9.2.1 SPI操作概述
9.2.2 SPI模块的主／从操作模式
9.3 串行外设接口中断
9.4 数据格式
9.5 SPI波特率和时钟模式
9.5.1 SPI波特率的确定
9.5.2 SPI时钟模式
9.6 SPI的复位初始化
9.7 SPI的数据传送实例
9.8 串行外设接口的控制寄存器
9.8.1 SPI配置控制寄存器(SPICCR)
9.8.2 SPI操作控制寄存器(SPICTL)
9.8.3 SPI状态寄存器(SPISTS)
9.8.4 SPI波特率寄存器(SPIBRR)
9.8.5 SPI仿真缓冲寄存器(SPIRXEMU)
9.8.6 SPI串行接收缓冲寄存器(SPIRXBUF)
9.8.7 SPI串行发送缓冲寄存器(SPITXBUF)
9.8.8 SPI串行数据寄存器(SPIDAT)
9.8.9 SPI优先级控制寄存器(SPIPRl)
9.9 SPI串行通信实例
第10章 CAN控制器模块
10.1 CAN总线技术概述
10.2 CAN控制器的结构和内存映射
10.2.1 CAN控制器结构
10.2.2 TMS320LF240x／240xA的CAN内存映射
10.3 邮箱和信息对象
10.3.1 信息对象
10.3.2 邮箱操作
10.3.3 信息缓冲器
10.3.4 写访问邮箱RAM
10.3.5 发送邮箱
10.3.6 接收邮箱
10.3.7 远程帧的处理
10.3.8 邮箱配置
10.3.9 CAN接收滤波器
10.4 CAN控制寄存器
10.4.1 邮箱方向／使能寄存器
10.4.2 发送控制寄存器(TCR)
10.4.3 接收控制寄存器(RCR)
10.4.4 主控制寄存器(MCR)
10.4.5 位配置寄存器(BCRn)
10.5 CAN状态寄存器
10.5.1 错误状态寄存器(ESR)
10.5.2 全局状态寄存器(GSR)
10.5.3 错误计数寄存器(CEC)
10.6 CAN中断逻辑
10.6.1 CAN中断标志寄存器(CAN IFR)
10.6.2 CAN中断屏蔽寄存器(CAN IMR)
10.7 CAN配置模式
10.8 低功耗和挂起模式
10.8.1 节电(低功耗)模式
10.8.2 挂起模式
10.9 CAN模块扩展硬件接口
10.10 CAN总线通信实例
10.10.1 CAN模块发送一个远程帧请求
10.10.2 CAN模块自动应答一个远程帧请求
第11章 看门狗(WD)定时器
11.1 看门狗定时器概述
11.2 看门狗定时器的操作
11.2.1 控制看门狗定时器操作的寄存器
11.2.2 看门狗定时器的时钟
11.2.3 看门狗挂起
11.2.4 WD定时器的操作
11.3 看门狗控制寄存器
11.3.1 WD计数器寄存器(WDCNTR)
11.3.2 WD复位密钥寄存器(WDKEY)
11.3.3 WD定时器控制寄存器(WDCR)
第12章 TMS320F240x／240xA引导加载ROM
12.1 引导加载ROM概述
12.2 协议定义
12.2.1 SPI同步传输协议和数据格式
12.2.2 SCI异步传输协议和数据格式
第13章 应用系统设计
13.1 TMS320LF2407A应用系统概述
13.2 TMS320LF2407A应用板操作
13.2.1 TMS320LF2407A应用板布局
13.2.2 TMS320LF2407A应用板电源设计
13.2.3 TMS320LF2407A存储器扩展接口
13.2.4 TMS320LF2407A应用板指示灯和开关接口电路
13.2.5 晶体振荡器接口电路
13.2.6 数模转换(DAC)模块
13.2.7 外部总线扩展接口
13.2.8 JTAG接口
13.2.9 SPI仿真数据传输接口
13.2.10 外部EEPROM接口
13.2.11 异步串行接口(SCI)硬件设计
13.2.12 CAN总线接口硬件设计
13.2.13 LF2407A应用板的跳线端子
13.2.14 复位电路
13.3 GALl6V8可编程逻辑器件的逻辑程序
13.3.1 元件U17的译码程序
13.3.2 元件U10的译码程序
附录A 240xA.h和VeCtorh程序
附录B TMS3202407A应用板电路图
参考文献
鄂公网安备 42010302001612号 