EDA工程方法学

第1章 EDA工程概论
1.1 概论
1.2 EDA工程发展历程
1.3 EDA工程概念
1.3.1 EDA工程的实现载体
1.3.2 EDA工程的设计语言
1.3.3 EDA系统的框架结构
1.4 EDA工程的基本特征
1.5 集成电路设计方法
1.5.1 全定制设计方法
1.5.2 符号法版图设计
1.5.3 半定制设计方法
1.5.4 可编程器件设计方法
1.5.5 不同集成电路设计方法的比较
1.6 EDA工程的范畴
1.6.1 EDA工程的硬件产品设计方法学
1.6.2 EDA工程的软件工具设计方法学
1.6.3 EDA工程的应用范畴
1.7 EDA工程的设计流程
1.8 EDA工程和微电子技术
1.8.1 EDA工程学科与微电子技术的关系
1.8.2 其他学科与微电子结合诞生新的技术
第2章 EDA工程设计方法
2.1 IC设计描述法
2.1.1 集成电路设计的描述方法
2.1.2 行为描述法
2.2 IP复用方法
2.2.1 问题的提出
2.2.2 软IP核与硬IP核
2.2.3 设计复用方法
2.2.4 基于IP模块的设计技术
2.2.5 硬件参数提取提高IP利用率
2.3 ASIC设计法
2.3.1 ASIC设计概述
2.3.2 用可编程逻辑器件设计ASIC
2.3.3 用门阵列设计ASIC（半定制法）
2.3.4 用标准单元设计ASIC（半定制法）
2.4 大规模集成电路（VLSI）设计方法
2.5 以集成平台为基础的设计方法
2.5.1 集成平台的概念
2.5.2 集成平台的结构
2.5.3 集成平台的发展
2.6 集成系统设计方法
2.6.1 片上系统概念
2.6.2 片上系统的一般设计方法
2.6.3 片上系统的分层设计方法
2.6.4 片上系统的集成设计方法
2.6.5 片上系统设计的关键问题
2.6.6 片上系统面向对象的设计方法
2.6.7 可编程系统级芯片的结构
2.6.8 可编程系统级芯片的设计方法
2.6.9 片上系统的测试方法
2.6.10 片上系统的设计实例（一）——单片微处理器系统芯片
2.6.11 片上系统的设计实例（二）——32位微处理器系统芯片
2.6.12 片上系统的设计实例（三）——多处理器系统芯片
2.6.13 系统芯片展望
2.7 EDA工程集成设计环境 IDE
2.7.1 集成设计环境的概念
2.7.2 趋向集成化的EDA工具平台
2.7.3 EDA工程的框架结构
2.8 虚拟器件协同设计环境
2.8.1 一个从系统到芯片的完整设计流程
2.8.2 设计流程
2.8.3 行为级虚拟器件建模
2.8.4 结构级虚拟器件建模
2.8.5 行为级到结构级映射
2.8.6 系统级设计和实现的无缝连接
2.9 软硬件协同设计方法
2.9.1 软硬件协同设计语言
2.9.2 软硬件划分的问题
2.9.3 软硬件协同设计的划分方法
2.9.4 限制满足性问题
2.9.5 软硬件协同设计工具
2.9.6 推导指令
2.9.7 统一的表述
2.9.8 设计指令的建立
2.10 EDA工程的分层设计方法
2.11 e－DA网上设计方法
2.11.1 网上设计环境
2.11.2 远程 IC设计环境
2.12 EDA工程的仿生学方法
2.12.1 概述
2.12.2 进化硬件
2.12.3 POE模型
2.12.4 电子胚胎结构模型
2.12.5 仿生SoC芯片模型
第3章 EDA工程建模方法
3.1 模型的概念
3.2 VHDL建模
3.3 组合电路模型
3.3.1 编码器的设计
3.3.2 译码器的设计
3.3.3 选择器的设计
3.3.4 运算器的设计
3.4 时序电路建模
3.4.1 时钟边沿的描述
3.4.2 时序电路中复位信号Reset的VHDL描述方法
3.5 状态机模型
3.5.1 状态机建模
3.5.2 优化性能
3.5.3 资源利用
3.5.4 Std_match函数
3.5.5 消除锁存器
3.6 微处理器模型
3.6.1 寄存器级模型特点
3.6.2 寄存器级数据流模型的特点
3.6.3 集成系统的划分
3.6.4 精简指令集计算机
3.6.5 URSIC处理器级程序设计
3.7 PLD的物理模型
3.7.1 互连引发的问题
3.7.2 高度可预测
3.8 数字电子系统模型
3.9 并行建模环境
3.10 深亚微米建模
第4章 EDA工程综合方法
4.1 综合的概念
4.2 逻辑综合
4.2.1 单输出函数的综合
4.2.2 多输出函数的综合
4.3 时序电路逻辑综合
4.3.1 时序状态机的模型
4.3.2 时序电路的综合
4.3.3 时序电路状态机的最小化
4.3.4 时序电路状态划分
4.3.5 不完全确定的时序电路状态机的化简
4.3.6 时序电路的状态分配
4.4 用EDA工具进行自动综合
4.5 算法综合
4.6 调度技术
4.6.1 调度函数与时间变量和资源变量的关系
4.6.2 操作的调度类型
4.6.3 调度中控制结构的处理
4.6.4 调度算法的分类
4.6.5 调度中控制结构的处理
4.6.6 功能单元库
4.7 分配技术
4.7.1 分配问题
4.7.2 分配算法
4.8 设计规划综合方法
4.8.1 设计规划综合
4.8.2 模块设计方法
4.8.3 模块的实现
4.9 分层物理综合方法
4.9.1 物理综合边界
4.9.2 模块规模的影响
4.9.3 分层结构的优点
4.9.4 底层规划
第5章 EDA工程仿真方法
5.1 概述
5.2 仿真方法
5.2.1 仿真的级别
5.2.2 仿真系统的基本组成
5.2.3 常用仿真方法
5.3 功能仿真
5.3.1 功能仿真的概念
5.3.2 功能仿真的模型
5.3.3 信号状态值
5.3.4 延迟模型
5.3.5 元件模型
5.4 逻辑仿真
5.4.1 仿真过程
5.4.2 事件表驱动仿真算法
5.4.3 三值仿真算法与竞争冒险检测
5.5 开关级仿真
5.5.1 开关级电路模型
5.5.2 计算节点信号状态的强度比较算法
5.5.3 等效阻容网络算法
5.5.4 信号延迟的计算
5.5.5 门、功能块级和开关级的混合仿真处理
5.6 高层次仿真
5.6.1 VHDL仿真系统的组成
5.6.2 VHDL内部模型的确立
5.7 VHDL仿真算法
5.8 仿真工具实例——Saber
第6章 EDA工程可测试设计方法
6.1 概述
6.1.1 可测试设计
6.1.2 内建自测试
6.1.3 可测试设计中的功耗优化问题
6.1.4 可测试设计技术的发展
6.2 测试方法的范畴
6.3 可测试性分析
6.4 测试矢量生成
6.4.1 组合电路测试
6.4.2 时序电路测试
6.5 可测试性结构设计
6.5.1 分块测试
6.5.2 扫描测试设计
6.5.3 内建自测试（BIST）
6.6 测试（平台）程序的设计方法
6.6.1 测试平台的搭建
6.6.2 不同仿真目的对测试平台设计的要求
6.6.3 用子程序方式建立测试平台
6.7 测试程序设计
6.7.1 表格式测试程序设计
6.7.2 文件I／O式测试程序设计
6.8 测试方法应用（一）——片上存储器测试
6.9 测试方法应用（二）——ASIC测试
6.10 测试方法应用（三）——嵌入式系统测试
6.10.1 测试方法
6.10.2 测试的步骤
6.10.3 UML测试结构
6.10.4 测试的执行
6.10.5 测试方法的推广
6.11 可制造设计／可测试设计（ DFMA/DFT）
6.11.1 面向制造的设计
6.11.2 实现CIM（计算机集成制造）
6.11.3 集成化工序
6.11.4 测试和设计部门之间的沟通
第7章 EDA工程时序分析方法
7.1 静态时序的分析（STA）方法
7.1.1 考虑分布参数的建模
7.1.2 耦合问题
7.1.3 分析邻线耦合
7.1.4 门级延迟问题
7.1.5 解决方案
7.2 关键路径的时序分析方法
7.2.1 静态时序分析工具的基本概念
7.2.2 时序分析工具的使用
7.2.3 注意事项
7.3 深亚微米工艺的时序分析方法
7.3.1 动态模型
7.3.2 行为模式
7.4 面向ASIC的时序分析方法
7.4.1 超级芯片建模结构
7.4.2 单元库的开发
7.5 通过噪声分析发现时序错误的方法
7.5.1 串扰效应
7.5.2 噪声时序分析方法的应用
第8章 EDA工程故障测试方法
8.1 故障测试概述
8.2 故障模型
8.3 故障仿真
8.4 信号完整性分析
8.4.1 IBIS模型
8.4.2 PSPICE模型
8.4.3 SPICE模型和IBIS模型比较
8.5 故障测试方法——JTAG法
8.5.1 集成电路测试标准
8.5.2 标准模块描述
8.5.3 集成电路在系统编程标准
8.5.4 JTAG接口应用于PLD器件编程
第9章 EDA工程验证方法
9.1 概述
9.2 组合电路和时序电路的验证方法
9.2.1 组合电路的逻辑验证
9.2.2 时序电路的逻辑验证
9.3 基于符号处理的形式验证方法
9.4 基于时序逻辑的验证方法
9.5 用状态迁移表的验证方法
9.6 归纳断言法
9.6.1 工作原理
9.6.2 寄存器传输语言及其公理定义
9.6.3 验证实例
9.7 形式验证的HDL方法
9.8 用测试平台语言实现自动验证
9.9 在深亚微米设计中借助等效检验进行形式验证
9.10 硬／软件并行设计与 SoC验证
9.11 深亚微米工艺条件下的验证工具
9.12 大型FPGA器件仿真验证
9.13 嵌入式处理器验证环境
9.14 验证工具应用实例和验证方法进展
9.14.1 应用实例
9.14.2 验证方法的进展
第10章 EDA工程流程规划方法
10.1 流程的概念
10.1.1 EDA工程方法与设计流程
10.1.2 集成电路产业流程
10.1.3 系统层与算法层设计流程
10.1.4 高层次综合设计流程
10.1.5 ASIC设计流程
10.2 混合信号设计环境与开发流程
10.2.1 SPECTRE电路仿真器
10.2.2 SPECTRE RF电路仿真工具.
10.2.3 其他模块的功能
10.3 自建系统级芯片验证流程（ COT）
10.4 基于模块的设计流程
10.4.1 设计环境
10.4.2 设计工具
10.4.3 设计流程
10.5 基于FPGA的硬宏（ IP）设计流程
10.5.1 问题的提出
10.5.2 解决方法
10.5.3 进一步的讨论
10.6 设计流程应用实例
10.6.1 实现载体的选择
10.6.2 设计语言的选择
10.6.3 验证工具的选择
10.6.4 IC设计参考流程
第11章 EDAI程的实现方法
11.1 设计实现的概念
11.1.1 设计实现初步
11.1.2 设计实现与逻辑综合的区分
11.2 EDAI程的CPLD实现方法
11.2.1 可编程技术
11.2.2 专用集成电路（ ASIC）
11.2.3 复杂可编程器件（ CPLD）
11.2.4 现场可编程门阵列（FPGA）
11.2.5 百万门级 FPGA的设计方法
11.3 EDA工程的物理实现方法
11.3.1 物理设计
11.3.2 设计规则
11.3.3 CMOS电路加工工艺
11.3.4 集成电路版图全定制设计方法
11.3.5 物理综合（版图综合 Lnyout Synthesis）
11.3.6 深亚微米条件下物理设计方法
11.4 EDA工程的工业实现方法
11.4.1 半导体产业模式的转变
11.4.2 无晶圆厂 ASIC公司（ Fabless）
11.4.3 芯片代工厂（ Foundry）
11.4.4 IP设计公司（ Chipless）
11.4.5 设计代工厂（Design Foundry）
11.4.6 设计服务公司（Design Service）
11.5 多晶圆服务（MPW）
11.5.1 MPW服务业务的重要性
11.5.2 多项目晶圆（ MPW）介绍
11.5.3 国际多项目晶圆计划综述
11.5.4 多项目晶圆（MPW）费用支出
11.5.5 国内外MPW计划的比较
11.5.6 芯片设计生产率的度量
第12章 EDA工程方法学进展
12.1 IC设计方法学进展
12.1.1 自项向下设计方法受到挑战
12.1.2 C语言用于IC系统级设计
12.1.3 物理设计转向COT设计方法
12.1.4 EDA向EDO的转变
12.1.5 IC设计技术的发展
12.1.6 共享RTL设计方法
12.1.7 设计复用方法
12.2 动态可重构技术
12.2.1 动态可重构技术原理
12.2.2 动态可重构技术应用
12.2.3 动态可重构技术有待解决的问题
12.2.4 动态可重构芯片列举
12.3 EDA设计工具的进展
12.4 实现载体的发展
12.4.1 系统级可重编程芯片
12.4.2 集成高带宽互连技术
英汉名词缩略语对照表
参考文献