第1章 ASIC=同步式设计：更高可靠性设计方法的实现
1. 1 面向高性能系统的设计
1. 1. 1 ASIC的基本锁存器构造
1. 1. 2 ASIC的数据通路
1. 1. 3 完全同步式设计
1. 1. 4 现代的ASIC设计方法
1. 1. 5 电路设计者和器件商
1. 2 同步电路的不足
1. 2. 1 锁存器的错误运行--竞争
1. 2. 2 锁存器的设置时间和保持时间
1. 2. 3 能有效防止竞争的双锁存器结构
1. 2. 4 亚稳状态
1. 3 同步电路设计
1. 3. 1 可测性设计的重要性
1. 3. 2 可测性设计的两种方式
1. 3. 3 同步电路的设计方法
1. 3. 4 同步电路的优势
1. 3. 5 同步电路的优势的体现
1. 4 ASIC机能设计方法有待思考的地方
1. 4. 1 ASIC的库单元
1. 4. 2 内部锁存器的寻址技术
1. 4. 3 从非同步电路转向同步电路的失败例子
1. 4. 4 PLA的导入
1. 4. 5 非同步电路的锁存器置换
第2章 逻辑门电路详解
2. 1 逻辑门电路的最基本的知识
2. 1. 1 AND逻辑门和OR逻辑门
2. 1. 2 正逻辑和负逻辑
2. 1. 3 AO逻辑门电路／OA逻辑门电路
2. 1. 4 分配法则
2. 1. 5 ExclusiveOR逻辑门电路
2. 1. 6 是否还有其他2位输入信号的逻辑门电路
2. 1. 7 逻辑式和真值表的作用
2. 1. 8 游戏式逻辑电路
2. 2 加法电路及其构成方法
2. 2. 1 3位输入信号的全加器 full adder
2. 2. 2 2位输入信号的加法电路
2. 2. 3 变量独立的效果
2. 2. 4 单增量加法电路
2. 2. 5 大规模的位片加法电路 bit sliceadder
2. 2. 6 3位输入信号的XOR
2. 2. 7 行彼进位产生器
2. 3 其他输入信号为3位的逻辑单元
2. 3. 1 数据选择器
2. 3. 2 施耐德电路
2. 4 复合逻辑门电路的调整
2. 4. 1 信号失效 性 及其补救
2. 4. 2 不需失效补救的同步式结构
2. 4. 3 实施信号失效对策的双稳态锁存器
2. 4. 4 减少延迟, 集中延迟的效果
第3章 逻辑压缩与奎恩·麦克拉斯基法
3. 1 除去玻色项的方法
3. 1. 1 解码不需要的玻色项
3. 1. 2 略去玻色项的基本技术
3. 1. 3 熟练运用分配法则和吸收法则
3. 1. 4 PLA上的逻辑压缩
3. 1. 5 信号失效对策和测试能力的增强
3. 1. 6 运用共同项的逻辑压缩
3. 1. 7 能消去的共用项和不能消去的共用项
3. 1. 8 经由逻辑压缩生成或消去的共用项
3. 1. 9 逻辑压缩在PLA上的实用技巧
3. 1. 10 强行尝试逻辑压缩的方法
3. 1. 11 逻辑压缩的顺序
3. 1. 12 逻辑压缩例题
3. 1. 13 共用项的复习
3. 2 奎恩·麦克拉斯基法
3. 2. 1 准确找出玻色项的方法
3. 2. 2 在PLA上运用奎恩·麦克拉斯基法的原则
3. 2. 3 负选择法
3. 2. 4 AO-OA逻辑门单元的互换及部分压缩
第4章 组合电路设计
4. 1 选择器. 解码器. 编码器
4. 1. 1 线路数据选择器
4. 1. 2 线路解码器
4. 1. 3 优先编码器
4. 2 比较和运算电路的设计
4. 2. 1 数值比较器
4. 2. 2 单增量加法器
4. 2. 3 常数力口法器
4. 2. 4 二进制全加器
4. 2. 5 7位片加法器
4. 2. 6 减法器
4. 2. 7 缩小加法器延迟的超前进位
4. 2. 8 大规模二进制加法器的速度和尺寸
4. 2. 9 跳跃进位方式的二进制加法器
4. 2. 10 多重跳跃进位二进制加法器
4. 2. 11 两个二进制乘法器构成方式
4. 2. 12 顺序乘法器
4. 2. 13 闪速乘法器
第5章 计数器电路的设计
5. 1 计数器设计的基础
5. 1. 1 计数器分类
5. 1. 2 二进制计数器与江逊计数器的利弊
5. 1. 3 ASIC的最大运行速度的决定因素--临界路径
5. 1. 4 降低临界路径的方法
5. 1. 5 提高临界路径的方法
5. 2 各种各样的计数器设计
5. 2. 1 二进制计数器的设计
5. 2. 2 二进制计数器的其他结构
5. 2. 3 递减计数器
5. 2. 4 递减／递增计数器的设计
5. 2. 5 进行功能控制的计数器的设计
5. 2. 6 格雷码计数器的设计
5. 3 LFSR M系列发生器 的设计
5. 3. 1 移位寄存器的设计
5. 3. 2 LFSR是作为什么来使用的
5. 3. 3 LFSR的周期
5. 3. 4 1／8000分频器
5. 3. 5 LFSR的异常循环与束缚电路
5. 3. 6 LFSR的逆行计数器
第6章 江逊计数器
6. 1 设计高可靠性的江逊计数器
6. 1. 1 江逊计数器的正确循环与异常循环
6. 1. 2 江逊计数器只进行正确循环的工作模式
6. 1. 3 捕弊 booby 束缚电路
6. 1. 4 对捕弊束缚电路的评价
6. 1. 5 2位江逊计数器
6. 1. 6 3位江逊计数器
6. 1. 7 5位江逊计数器
6. 1. 8 6位江逊计数器
6. 1. 9 通用江逊计数器
6. 2 冲刷顺序的组成
6. 2. 1 高效率捕弊束缚电路的设计
6. 2. 2 使用通用状态图 state diagram
6. 2. 3 N位江逊计数器的设计
6. 2. 4 使用JK锁存器的江逊计数器
第7章 定序器设计
7. 1 定序器电路设计的基础知识
7. 1. 1 硬件定序器概述
7. 1. 2 定序器运行概略
7. 1. 3 硬件定序器的有效构成
7. 1. 4 定序器与微型处理器的区别
7. 2 把江逊计数器制作成状态机
7. 2. 1 以江逊计数器为基础
7. 2. 2 定序器的核心--状态机
7. 2. 3 控制状态的变化--停止／运行
7. 2. 4 D锁存器和JK锁存器及其他锁存器
7. 2. 5 改变计数器的长度--非对称的江逊计数器
7. 2. 6 从状态机中调用状态机
7. 2. 7 多余的状态分配转到最后的状态
7. 2. 8 状态机的重叠操作
7. 2. 9 把状态机分割成两部分
7. 2. 10 跳跃操作的计数器--通用江逊计数器
7. 2. 11 通用状态图
7. 3 一比特热位状态机与江逊状态机
7. 3. 1 一比特热位状态机概述
7. 3. 2 一比特热位状态机启动前必要的清零
7. 3. 3 输入信号同步用的锁存器
7. 3. 4 输出信号要注意静态信号失效
7. 3. 5 二比特热位状态机
7. 3. 6 基于一比特热位状态机的RAS／CAS发生器
7. 3. 7 基于江逊状态机的RAS／CAS发生器
7. 4 跳跃动作的设计
7. 4. 1 跳跃动作概述
7. 4. 2 无条件跳跃
7. 4. 3 有条件跳跃
7. 4. 4 多重 multi 跳跃
7. 4. 5 跳跃策略
7. 4. 6 DMA控制器的定序器
第8章 定序器的高可靠化技术
8. 1 高可靠性定序器概述
8. 1. 1 把故障的温床集中到一处
8. 1. 2 实现摩尔状态机
8. 1. 3 一个输入信号只影响一个锁存器
8. 1. 4 即使锁存器反转也不会破坏I／O装置
8. 2 关注高可靠性江逊状态机
8. 2. 1 江逊计数器的异常循环
8. 2. 2 从异常循环中脱离的方法
8. 2. 3 江逊状态机的捕弊束缚
8. 2. 4 实现最短冲刷的操作
8. 2. 5 捕弊束缚电路的实际
8. 2. 6 非对称江逊计数器的捕弊束缚电路
第9章 定序器的应用设计
9. 1 软件处理与硬件处理
9. 1. 1 程序规模和硬件规模
9. 1. 2 处理速度和功耗的研究
9. 2 自动扶梯的设计
9. 2. 1 自动扶梯动作原理
9. 2. 2 状态的定义
9. 2. 3 锁存器0和锁存器1的动作
9. 2. 4 错误动作--增加信号失效对策
9. 2. 5 状态和情况分开的问题
9. 3 信号机的设计
9. 3. 1 信号机动作原理
9. 3. 2 各状态的条件
9. 3. 3 江逊计数器和状态
9. 4 数码存钱箱的设计
9. 4. 1 数码存钱箱动作原理
9. 4. 2 多个状态机
9. 5 数字锁相环的设计
9. 5. 1 数字锁相环的构成方法
9. 5. 2 用PlA制作电路
9. 5. 3 小结
第10章 实现最佳设计的方法
10. 1 如何杜绝运行错误的产生
10. 1. 1 消除错误--职业设计者的成本观
10. 1. 2 IC设计的3种方案
10. 2 16位乘法器的电路整定
10. 2. 1 16位顺序乘法器
10. 2. 2 使用移位寄存器的顺序乘法器
10. 2. 3 跳跃式顺序乘法器
10. 2. 4 压缩企划 SqueezePlan
10. 2. 5 快速退出
10. 2. 6 去除多余的ON／OFF开关装置
10. 2. 7 做各种各样有益的尝试
10. 3 冒泡分类器 bubble sorter 的电路设定
10. 3. 1 利用流水线灵活使用SRAM的高速运行特性
10. 3. 2 从时序图到状态机
10. 3. 3 当输入数据是1位时
10. 3. 4 当输入数据是2位时
10. 3. 5 当输入数据是3位时
10. 3. 6 当输入数据是4位时
10. 3. 7 当输入数据是5位时
10. 3. 8 当输入数据是6位时
10. 3. 9 当输入数据是7位时
10. 3. 10 当输入数据是8位时
10. 3. 11 当输入数据在数据选择中失败时
10. 3. 12 如何制作状态图
10. 3. 13 关于是否使用锁存器的问题
10. 3. 14 要进行多种尝试
参考文献
鄂公网安备 42010302001612号 