数字逻辑电路设计与实现

第1章逻辑概论
1.1数字系统
1.2二进制数的四则运算
1.3BCD码
1.4格雷码
1.5基本逻辑组件
1.6布尔代数
1.7布尔函数的化简
1.7.1算法
1.7.2卡诺图法
1.7.3列表法
第2章绘图输入法
2.1数字电路设计
2.2安装MAX+plusⅡ
2.3绘图输入法
2.4功能模拟
2.5产生符号文件
第3章HDL语法
3.1AHDL
3.1.1基本的AHDL结构
3.1.2Title语句
3.1.3Parameters语句
3.1.4Include语句
3.1.5Constant语句
3.1.6Define语句
3.1.7FunctionPrototype语句
3.1.8Options语句
3.1.9Assert语句
3.1.10Variable程序段
3.2VHDL
3.2.1基本的VHDL结构
3.2.2同时性语句
3.2.3顺序性语句
3.2.4数据类型
3.2.5状态机设计
第4章组合逻辑设计(一)--计算电路
4.1引言
4.2半加器与全加器
4.2.1多位加法器
4.2.2预先进位加法器
4.3半减器与全减器
4.4加／减法器
4.5BCD加法器
4.6BCD减法器
4.7BCD加／减法器
第5章组合逻辑设计(二)--处理电路
5.1多任务器
5.2解多任务器
5.3译码器
5.3.1BCD译码器
5.3.2BCD对七段显示的译码器
5.4编码器
5.4.1BCD编码器
5.4.2优先编码器
5.5比较器
5.6同位检查器与产生器
第6章触发器
6.1引言
6.2门控RS触发器
6.2.1时钟RS触发器
6.2.2边沿触发RS触发器
6.3JK触发器
6.3.1追跑情况
6.3.2主从式Ⅸ触发器
6.4D触发器
6.5T触发器
6.6触发器的绘图描述法
6.7触发器的HDL语言描述语法
第7章计数器
7.1异步计数器
7.2任意模数的异步计数器
7.3同步计数器
7.4含同步清除功能的计数器
第8章寄存器
8.1移位寄存器
8.2移位寄存器的种类
8.2.1串行输入串行输出
8.2.2串行输入并列输出
8.2.3并列输入串行输出
8.2.4并列输入并列输出
8.3环形计数器
8.4詹森计数器
第9章时序逻辑电路分析与设计
9.1触发器的特征方程式
9.2触发器的激发表
9.3触发器的状态图
9.4时序逻辑电路分类
9.5时序逻辑电路分析
9.5.1摩尔型时序逻辑电路
9.5.2米里型时序逻辑电路
9.6时序逻辑电路的设计
9.6.1状态图的建立
9.6.2状态化简与编码
9.6.3逻辑电路的实现
9.6.4状态机的HDL设计