VHDL语言设计技术

 第1章  集成电路设计概述
  1.1  集成电路技术发展的现状与预测
  1.2  集成电路设计方法学的诞生与发展
  1.3  集成电路设计方法的分类
  1.4  集成电路设计流程
  1.5  数字集成系统的设计与实现
 第2章  VHDL语言设计基础
  2.1  VHDL语言的由来与特点
  2.2  VHDL语言的基础知识
  2.2.1  对象(OBJECT)
  2.2.2  数据类型
  2.2.3  类型转换
  2.2.4  运算操作符
  2.2.5  VHDL语言的文字规则
  2.3  VHDL语言的程序结构
  2.4  VHDL语言的实体语句
  2.5  VHDL语言构造体语句
  2.6  VHDL语言构造体常用的几种描述方法
  2.7  VHDL语言的逻辑综合与优化
  2.8  全加器的仿真
  2.9  VHDL语言设计环境
 第3章  构造体逻辑(数据流)描述
  3.1  并行信号赋值语句
  3.2  信号驱动源
  3.3  VHDL语言的延迟分类
  3.4  并行信号赋值语句的特殊形式
 第4章  构造体的行为描述
  4.1  进程语句(PROCESS)
  4.1.1  等待语句(WAIT)
  4.1.2  顺序信号赋值语句
  4.1.3  构造体多进程程序结构
  4.1.4  构造体的多进程描述
  4.2  顺序控制语句
  4.2.1  IF条件语句
  4.2.2  CASE分支语句
  4.2.3  LOOP循环语句与NEXT退出语句
  4.2.4  FOR循环语句
  4.2.5  WHILE循环语句
  4.2.6  NEXT跳出循环语句
  4.3  过程语句(PROCEDURE)
  4.3.1  过程说明
  4.3.2  过程体
  4.3.3  过程调用
  4.3.4  过程的复用(重载)
  4.4 REPORT与NULL语句
 第5章  构造体的结构描述
  5.1  元件(COMPONENT)与例元(1NSTANCE)
  5.1.1  元件说明语句
  5.1.2  例元语句(1NSTANCE)
  5.1.3  结构描述中的信号
  5.2  规则结构
  5.2.1  生成语句(GENERATE)
  5.2.2  FOR生成方式
  5.2.3  IF生成方式
  5.3  参数传递语句(GENERIC)
  5.3.1  GENERIC实体
  5.3.2  GENERIC元件与例元
  5.4  构造体结构描述的程序结构
  5.5  结构描述的设计举例
 第6章  VHDL语言设计共享
  6.1  块语句(BLOCK)
  6.2  断言语句
  6.2.1  顺序断言语句
  6.2.2  并行断言语句
  6.3  子程序
  6.4  函数(FUNCTION)
  6.4.1  函数说明
  6.4.2  函数体
  6.4.3  RETURN返回语句
  6.4.4  类型转换函数
  6.4.5  数学运算函数
  6.4.6  决断函数
  6.4.7  函数的调用
  6.5  程序的复用(重载)设计
  6.5.1  复用(重载)函数
  6.5.2  运算符的复用(重载)
  6.6  库
  6.6.1  库的分类
  6.6.2  库语句(LIBRARY)
  6.6.3  USE语句
  6.7  程序包(PACKAGE)
  6.7.1  程序包说明
  6.7.2  程序包体(BODY)
  6.7.3  标准库的程序包
  6.7.4  程序包集合举例
  6.8  元件配置(CONFIGURATION)
  6.8.1  体内配置
  6.8.2  体外配置
  6.8.3  默认配置
  6.9  块配置
  6.10  VHDL语言的混合描述
 第7章  VHDL语言属性描述
  7.1  数值类属性
  7.1.1  常用数据的数值属性
  7.1.2  数组的数值属性
  7.2  函数类属性
  7.2.1  数据类型属性函数
  7.2.2  数组属性函数
  7.2.3  信号属性函数
  7.3  信号类属性
  7.4  数据类型类属性
  7.5  数组区间类属性
  7.6  用户自定义属性(ATTRIBUTE)
 第8章  有限状态机设计
  8.1  有限状态机的分类
  8.2  有限状态机的描述方法
  8.3  有限状态机的设计举例
 第9章  VHDL语言设计验证
  9.1  时序仿真输入激励信号的描述
  9.1.1  用时间表达式描述
  9.1.2  用读文件(TEXTIO)描述
  9.2 VHDL语言的设计验证
  9.2.1  简单验证
  9.2.2  自动验证
 第10章  VHDL语言编程技巧
  10.1  各种描述方法的选择
  10.2  库与资源利用
  10.3  元件配置
  10.4  算法优化
  10.5  时序仿真和硬件验证
  10.6  特殊信号的描述方法
  10.6.1  脉冲信号发生器描述
  10.6.2  时钟边沿的描述
  10.6.3  异步复位置位触发器描述
  10.6.4  同步复位置位触发器描述
  10.6.5  异步复位同步置位D触发器描述
  10.6.6  主从D触发器的描述
  10.7  特殊实体的描述技巧
  10.7.1  编码电路的描述
  10.7.2  时序与组合电路混合系统的描述方法
  10.7.3  跳变触发的时序配合
  10.7.4  电平触发提高抗干扰能力
  10.7.5  用空操作节约硬件资源
 第11章  通用集成电路设计
  11.1  逻辑门电路实用设计
  11.1.1  74LS04六反相器
  11.1.2  74LS08四2输入与门
  11.1.3  74LS105三3输入与非门
  11.1.4  74LS32四2输入或门
  11.1.5  74LS86四2输入异或门
  11.2  触发器.锁存器实用电路设计
  11.2.1  74LS74双D型正跳变触发器
  11.2.2  74LS103XY.J-K型负跳变触发器
  11.2.3  74LS373 8位数据锁存器
  11.3  编码器.译码器实用电路设计
  11.3.1  74LS49 BCD七段编码器
  11.3.2  74LS138 3-8线译码器
  11.3.3  74LS145 BCD-十进制译码器
  11.3.4  74LSl57四2-1线数据多路开关
  11.4  数据缓冲器
  11.4.1  74LS244 8位单向数据缓冲器
  11.4.2  74LS245 8位总线双向缓冲器
  11.5  移位寄存器
  11.5.1  74LS166 8位移位寄存器
  11.5.2  74LSl94 4位双向移位寄存器
  11.6  计数器实用电路设计
  11.6.1  74LS393双4位二进制计数器
  11.6.2  74LS92十二进制计数器
 第12章  VHDL语言综合设计举例
  12.1  8255可编程I／O接口芯片设计
  12.1.1  8255的技术指标与引脚功能
  12.1.2  8255接口芯片的内部结构
  12.1.3  8255的工作方式编程
  12.1.4  8255 I／O芯片的程序设计
  12.1.5  8255接口芯片设计的VHDL语言描述
  12.2 4位微处理器的设计
  12.2.1  AM2901微处理器的内部结构
  12.2.2  AM2901微处理器的微指令系统
  12.2.3  AM2901 4位微处理器顶层实体设计
  12.2.4  AM2901 4位微处理器顶层元件包设计
  12.2.5  AM2901微处理器的元件设计
  12.2.6  创建基本元件库
  12.3  STD总线容错工业控制计算机组合逻辑设计
  12.3.1  STD总线多模容错工业控制计算机简介
  12.3.2  逻辑电路的VHDL语言设计
  12.3.3  CPLD芯片的VHDL开发设计
 第13章  VHDL语言93版对规范的修订
  13.1  VHDL语言93版对规范的修订
  13.1.1  文件是VHDL语言新的对象
  13.1.2  在端口映射中使用常量表达式
  13.1.3  定义共享变量
  13.1.4  定义GROUP
  13.1.5  定义新的属性FOREIGN
  13.1.6  语句描述上的区别
  13.1.7  扩展标注的标号
  13.1.8  纯函数和非纯函数
  13.1.9  标识(Signature)
  13.1.10  文件操作的定义
  13.1.11  扩大属性的使用范围
  13.1.12  增加逻辑操作符
  13.1.13  REPORT语句(报告语句)
  13.1.14  信号延时可指定脉冲宽度限制
  13.1.15  可对信号赋无效值
  13.1.16  延迟过程
  13.1.17  增加参数传递语句(GENERIC)
  13.1.18  生成语句可包含端口说明
  13.1.19  扩展字符集
  13.1.20  定义扩展标识符
  13.1.21  位串
  13.1.22  增加预定义属性
  13.1.23  扩充标准包集合(STANDARD)
  13.2  87版93版的移植问题
 附录A  IEEE库标准逻辑程序包