超大规模集成电路与系统导论

第1章  VLSI概论
  1.1  复杂性与设计
  1.2  基本概念
  1.3  本书安排
  1.4  参考资料
第1部分  硅片逻辑
第2章  MOSFET逻辑设计
  2.1  理想开关与布尔运算
  2.2  MOSFETE开关
  2.3  基本的CMOS逻辑门
  2.4  CMOS复合逻辑门
  2.5  传输门(TG)电路
  2.6  时钟控制和数据流控制
  2.7  参考资料
  2.8  习题
第3章  CMOS集成电路的物理结构
  3.1  集成电路工艺层
  3.2  MOSFET
  3.3  CMOS工艺层
  3.4  FET阵列设计
  3.5  参考资料
  3.6  习题
第4章  CMOS集成电路的制造
  4.1  硅工艺概述
  4.2  材料生长与淀积
  4.3  刻蚀
  4.4  CMOS工艺流程
  4.5  设计规则
  4.6  参考资料
第5章  物理设计的基本要素
  5.1  基本概念
  5.2  基本结构的版图
  5.3  单元概念
  5.4  FET的尺寸确定和单位晶体管
  5.5  逻辑门的物理设计
  5.6  设计层次化
  5.7  参考资料
第2部分  从逻辑到电子电路
第6章  MOSFET的电气特性
  6.1  MOS物理学
  6.2  nFET电流-电压议程
  6.3  FET的RC模型
  6.4  pFET特性
  6.5  小尺寸MOSFET模型
  6.6  参考资料
  6.7  习题
第7章  CMOS逻辑门电子学分析
  7.1  CMOS反相器的直流特性
  7.2  反相器的开关特性
  7.3  功耗
  7.4  DC特性:与非门(NAND门)和或非门(NOR门)
  7.5  与非门和或非门的暂态响应
  7.6  复合逻辑门的分析
  7.7  逻辑门过渡特性设计
  7.8  关于SPICE模拟
  7.9  关于SPICE模拟
  7.10  参考资料
  7.11  习题
第8章  高速CMOS逻辑电路设计
  8.1  门延时
  8.2  驱支大电容负载
  8.3  逻辑努力(Logic Effort)
  8.4  BiCMOS驱动器
  8.5  参考资料
  8.6  习题
第9章  CMOS逻辑电路的高级技术
  9.1  镜像电路
  9.2  准nMOS电路
  9.3  三态电路
  9.4  时钟控制CMOS
  9.5  动态COMS逻辑电路
  9.6  双轨逻辑电路
  9.7  参考资料
  9.8  习题
第3部分  VLSI系统设计
第10章  用Verilog硬件描述语言描述系统
  10.1  基本概念
  10.2  结构化的门级模型
  10.3  开关级建模
  10.4  层次化设计
  10.5  行为级和RTL建模
  10.6  参考资料
  10.7  习题
第11章  常用的VLSI系统部件
  11.1  多路选择器
  11.2  二进制译码器
  11.3  相等检测器和比较器
  11.4  优先权编码器
  11.5  移位和循环操作
  11.6  锁存器
  11.7  D触发器
  11.8  寄存器
  11.9  综合的作用
  11.10  参考资料
  11.11  习题
第12章  CMOS VLSI运算电路
  12.1  一位加法器电路
  12.2  串行进位加法器
  12.3  超前进位加法器
  12.4  其他高速加法器
  12.5  乘法器
  12.6  小结
  12.7  参考资料
  12.8  习题
第13章  存储器与可编程逻辑
  13.1  静态RAM
  13.2  SRAM阵列
  13.3  动态RAM
  13.4  ROM阵列
  13.5  逻辑阵列
  13.6  参考资料
  13.7  习题
第14章  系统级物理设计
  14.1  大规模集成电路的物理设计
  14.2  互边线延时模型
  14.3  串扰
  14.4  互连线的尺寸缩小
  14.5  布局布线
  14.6  输入和输出电路
  14.7  电源的分配和功耗
  14.8  低功耗设计考虑
  14.9  参考资料
  14.10  习题
第15章  VLSI时钟和系统设计
  15.1  时钟控制触发器
  15.2  CMOS时钟方式
  15.3  流水线系统
  15.4  时钟的产生和分配
  15.5  系统设计考虑
  15.6  参考资料
第16章  VLSI电路的可靠性与测试
  16.1  一般概念
  16.2  CMOS测试
  16.3  测试生成方法
  16.4  小结
  16.5  参考资料