高速实时数字信号处理器SHARC的原理及其应用

第1章　概述
1.1　DSP的基本概念
1.1.1　DSP的结构特点
1.1.2　DSP的发展
1.2　SHARC简介
1.2.1　SHARC的基本结构
1.2.2　SHARC指令的特点
1.2.3　程序开发过程
第2章　SHARC的基本结构与概念
2.1　SHARC运算单元
2.1.1　SHARC的数据格式
2.1.2　算术逻辑单元（ALU）
2.1.3　乘法器（MPU）
2.1.4　移位器（SHIFTER）
2.1.5　数据寄存器
2.1.6　小结
2.2　SHARC的程序流控制
2.2.1　流水线机制
2.2.2　指令Cache
2.2.3　循环指令的程序流控制
2.2.4　分支指令的程序流控制
2.2.5　小结
2.3　SHARC的中断
2.3.1　SHARC中断的基本原理
2.3.2　中断向量表及相关的控制寄存器
2.3.3　SHARC中断使用
2.3.4　中断现场保护
2.3.5　中断重入
2.3.6　小结
2.4　地址空间和寻址
2.4.1　地址空间
2.4.2　寻址方式
2.4.3　各种字长数据的传输
2.4.4　小结
第3章　DMA传输与串口、Lind口通信
3.1　DMA传输
3.1.1　DMA的基本概念
3.1.2　与DMA相关的寄存器
3.1.3　外口DMA传输
3.1.4　DMA中断
3.1.5　DMA的优先级
3.1.6　链式DMA
3.1.7　小结
3.2　串口通信
3.2.1　SHARC串口简介
3.2.2　重要寄存器及其使用
3.2.3　串口中断
3.2.4　串口 DMA传输
3.2.5　应用实例
3.2.6　小结
3.3　Link口
3.3.1　Link口的构成
3.3.2　Link口的传输协议
3.3.3　Link口的控制
3.3.4　Link口缓存
3.3.5　Link口的DMA
3.3.6　Link口中断
3.3.7　DMA片内数据块搬移
3.3.8　小结
第4章　SHAR系统设计
4.1　SHARC的多处理器系统——结构
4.1.1　簇结构的基本形式
4.1.2　总线仲裁
4.1.3　多处理数据传递
4.1.4　向量中断（VIRPT）
4.1.5　相关的状态寄存器
4.1.6　多 SHARC五连
4.1.7　小结
4.2　MeshSP（网格）结构
4.2.1　MeshSP（网格）结构的基本形式
4.2.2　小结
4.3　通过RTOS实现并行处理
4.3.1　RTOS简介
4.3.2　在RTOS环境下开发并行系统
4.3.3　APEX PRO
4.3.4　并行程序的开发与调试
4.3.5　小结
4.4　关键信号、JTAG接口与加载模式
4.4.1　关键信号的定义与连接
4.4.2　JTAG接口
4.4.3　程序自加载
4.4.4　小结
4.5　高速数字电路设计简介
4.5.1　非理想因素
4.5.2　端接匹配
4.5.3　串扰性质及其消除
4.5.4　传输延时一致性
4.5.5　EDA设计
4.5.6　SHARC系统设计中应注意的问题
4.5.7　小结
4.6　SHARC与 FLASH MEMORY的接口
第5章　SHARC的指令系统
5.1　SHARC指令系统的组成与分类
5.2　数学运算指令汇编
5.2.1　ALU的数学运算指令
5.2.2　MPU的数学运算指令
5.2.3　Shifter的数学运算指令
5.3　程序流控制指令后缀
5.4　常用算法
5.4.1　开平方
5.4.2　除法
5.4.3　正弦、余弦函数
5.5　SHARC C语言
5.5.1　SHARC C程序的开发过程
5.5.2　混合编程
5.5.3　语法扩展
5.5.4　小结
第6章　SHARC家族其他成员
6.1　ADSP21061、ADSP21062、ADSP21065简介
6.2　四SHARC的联合模块——AD14060
6.2.1　AD14060的特点
6.2.2　AD14060的内部结构
6.3　高性能的 SHARC二代——ADSP21160
6.3.1　ADSP21160的特点
6.3.2　单指令多数据流机制（SIMD）
6.3.3　多样化的内存访问方式
6.3.4　时钟
6.4　SHARC家族的飞跃——TigerSHARC
6.4.1　TigerSHARC的主要特点
6.4.2　TigerSHARC的内核
6.5　网上信息
附录A　引脚功能描述与芯片封装形式
附录B　时序
附录C　寄存器
参考文献