EDA技术与应用

第1章  EDA技术概述
1.1  EDA技术及发展
1.2  EDA设计流程
1.2.1  设计准备
1.2.2  设计输入
1.2.3  设计处理
1.2.4  设计校验
1.2.5  器件编程
1.2.6  器件测试和设计验证
1.3  硬件描述语言
1.3.1  VHDL
1.3.2  Verilog HDL
1.3.3  AHDL
1.4  可编程逻辑器件
1.5  常用的EDA工具
1.5.1  设计输入编辑器
1.5.2  仿真器
1.5.3  HDL综合器
1.5.4  适配器（布局布线器）
1.5.5  下载器（编程器）
本章小结
思考题和习题
第2章  EDA工具软件的使用方法
2.1  MAX+plusⅡ的安装方法
2.2  MAX+plusⅡ的原理图输入设计法
2.2.1  编辑设计图形文件
2.2.2  编译设计图形文件
2.2.3  生成元件符号
2.2.4  功能仿真设计文件
2.2.5  编程下载设计文件
2.2.6  设计电路硬件调试
2.3  原理图输入法的层次化设计
2.3.1  全加器的EDA原理图输入设计
2.3.2  4位加法器的设计
2.4  MAX+plusⅡ老式宏函数的应用
2.5  MAX+plusⅡ强函数的应用
本章小结
思考题与习题
第3章  VHDL
3.1  VHDL设计实体的基本结构
3.1.1  库、程序包
3.1.2  实体
3.1.3  结构体
3.1.4  配置
3.1.5  基本逻辑器件的VHDL描述
3.2  VHDL语言要素
3.2.1  VHDL文字规则
3.2.2  VHDL数据对象
3.2.3  VHDL数据类型
3.2.4  VHDL的预定义数据类型
3.2.5  IEEE预定义的标准逻辑位和矢量
3.2.6  用户自定义数据类型方式
3.2.7  VHDL操作符
3.2.8  VHDL的属性
3.3  VHDL的顺序语句
3.3.1  赋值语句
3.3.2  流程控制语句
3.3.3  WAIT语句
3.3.4  ASSERT（断言）语句
3.4  VHDL的并行语句
3.4.1  PROCESS（进程）语句
3.4.2  块语句
3.4.3  并行信号赋值语句
3.4.4  子程序和并行过程调用语句
3.4.5  元件例化（COMPONENT）语句
3.4.6  生成语句
3.5  VHDL的库和程序包
3.5.1  VHDL库
3.5.2  VHDL程序包
3.6  VHDL设计流程
3.6.1  编辑VHDL源程序
3.6.2  设计8位计数显示译码电路顶层文件
3.6.3  编译顶层设计文件
3.6.4  仿真顶层设计文件
3.6.5  下载顶层设计文件
本章小结
思考题和习题
第4章  Verilog HDL
4.1  Verilog HDL设计模块的基本结构
4.1.1  模块端口定义
4.1.2  模块内容
4.2  Verilog HDL的词法
4.2.1  空白符和注释
4.2.2  常数
4.2.3  字符串
4.2.4  标识符
4.2.5  关键字
4.2.6  操作符
4.2.7  Verilog HDL数据对象
4.3  Verilog HDL的语句
4.3.1  赋值语句
4.3.2  条件语句
4.3.3  循环语句
4.3.4  结构声明语句
4.3.5  语句的顺序执行与并行执行
4.4  不同抽象级别的Verilog HDL模型
4.4.1  Verilog HDL门级描述
4.4.2  Verilog HDL的行为级描述
4.4.3  用结构描述实现电路系统设计
4.5  Verilog HDL设计流程
4.5.1  编辑Verilog HDL源程序
4.5.2  设计BCD数加法器电路顶层文件
4.5.3  编译顶层设计文件
4.5.4  仿真顶层设计文件
4.5.5  下载顶层设计文件
本章小结
思考题和习题
第5章  AHDL
5.1  基本AHDL设计结构
5.1.1  子设计段（Subdesign Section）
5.1.2  变量段（Variable Section）
5.1.3  逻辑段（Logic Section）
5.2  AHDL的基本元素
5.2.1  保留关键字和保留标识符
5.2.2  空白符和注释
5.2.3  标识符
5.2.4  操作符
5.2.5  组
5.2.6  AHDL的数字
5.2.7  表达式
5.2.8  原语（Primitive）
5.2.9  强函数（Megafunctions）和宏函数（Macrofunctions）
5.3  AHDL的语句
5.3.1  文本编辑语句
5.3.2  程序设计语句
5.4  AHDL的使用
5.4.1  Include（包含）语句的使用
5.4.2  Constant（常量）语句的使用
5.4.3  Function Prototype（函数原型）语句的使用
5.4.4  Register（寄存器）声明的使用
5.4.5  State Machine（状态机）声明的使用
5.5  AHDL设计流程
5.5.1  编辑AHDL源程序
5.5.2  设计8位计数显示译码电路顶层文件
5.5.3  编译顶层设计文件
5.5.4  仿真顶层设计文件
5.5.5  下载顶层设计文件
本章小结
思考题和习题
第6章  常用EDA工具软件
6.1  QuartusⅡ
6.1.1  QuartusⅡ的图形编辑输入法
6.1.2  QuartusⅡ的文本编辑输入法
6.2  ModelSim
6.2.1  ModelSim的安装
6.2.2  ModelSim的使用方法
6.2.3  ModelSim与MAX+plusⅡ的接口
6.2.4  ModelSim交互命令方式仿真
6.2.5  ModelSim批处理工作方式
6.3  NCLaunch
6.3.1  NCLaunch的安装
6.3.2  第一次使用NCLaunch
6.3.3  NCLaunch的VHDL设计流程
6.3.4  NCLaunch的Verilog HDL设计流程
本章小结
思考题和习题
第7章  可编程逻辑器件
7.1  可编程逻辑器件的基本原理
7.1.1  可编程逻辑器件的分类
7.1.2  阵列型可编程逻辑器件
7.1.3  现场可编程门阵列FPGA
7.2  可编程逻辑器件的设计技术
7.2.1  概述
7.2.2  可编程逻辑器件的设计流程
7.2.3  在系统可编程技术
7.2.4  边界扫描技术
7.3  可编程逻辑器件的编程与配置
7.3.1  CPLD的ISP方式编程
7.3.2  使用PC的并口配置FPGA
本章小结
思考题和习题
第8章  EDA技术的应用
8.1  组合逻辑电路设计应用
8.1.1  运算电路设计
8.1.2  编码器设计
8.1.3  译码器设计
8.1.4  数据选择器设计
8.1.5  数据比较器设计
8.1.6  ROM的设计
8.2  时序逻辑电路设计应用
8.2.1  触发器设计
8.2.2  锁存器设计
8.2.3  移位寄存器设计
8.2.4  计数器设计
8.2.5  随机读写存储器RAM的设计
8.3  EDA技术的综合应用
8.3.1  4位十进制频率计设计
8.3.2  数字相关器的设计
8.3.3  HDB3码编码器与解码器的设计
8.3.4  步进电机控制电路的设计
本章小结
思考题和习题
附录A  MAX+plusII的老式宏函数和强函数
A.1  MAX+plusⅡ的老式宏函数
A.2  MAX+plusⅡ的强函数
附录B  GW48 EDA系统使用说明
B.1  GW48教学实验系统原理与使用介绍
B.1.1  GW48系统使用注意事项
B.1.2  GW48系统主板结构与使用方法
B.2  实验电路结构图
B.2.1  实验电路信号资源符号图说明
B.2.2  各实验电路结构图特点与适用范围
B.2.3  GW48 EDA系统结构图信号名与芯片引脚对照表
参考文献