本书是一本系统介绍数字电路设计的专著。全书共分12章，内容涉及数字逻辑的基本理论，数字逻辑电路设计的基本原理与方法，存储器与可编程逻辑器件，数字集成电路及其相关实验，Verilog HDL硬件描述语言与数字系统设计技术等。本书结构严谨，选材新颖，深入浅出，内容紧密联系实际，可作为电子工程、通信工程和计算机科学与技术等相关专业的教材，也是电子设计工程师的一本优秀参考书。本书是经典数字设计教材的最新修订版。本书条理清楚，深入浅出地介绍了数字电路设计的基本方法。本版新增内容● Verilog硬件描述语言（HDL）的内容分布在9个章节中。根据需要，可以选择是否学习该内容。书中向数字电路的初学者简单地介绍了Verilog HDL的基础知识● 对组合电路的内容进行了重组，占用了一章的篇幅● 时序电路的重点内容是用D触发器取代JK触发器和SR触发器进行电路设计● 存储器和可编程逻辑器件的内容合并为一章● 第8章介绍全新内容，主要包括寄存器传输级的数字设计，为读者学习更高级的设计项目和深入学习Verilog HDL打下基础● 第11章介绍了实验室中的HDL实验，读者在实验室中可以借助于硬件组件或HDL模拟来检验电路设计的正确性● 本书配套的Verilog模拟器软件：SynaptiCAD的VeriLogger Pro评估版本，提供一个综合了传统Verilog模拟器所有特征的仿真环境，它具有强大的图形测试矢量产生器。VeriLogger的快速模型测试使读者可以对设计中的每个模型进行"自底向上"的测试。本书中所有的HDL示例都可以从电子工业出版社教育资源网（http：//edu.phei.com.cn/）中下载● 网上有一些为教师和学生提供的资源，如本书所有插图的说明，全部HDL代码示例，Verilog指南，VeriLogger Pro软件使用指南等。从http：//www.prenhall.com/mano/上可以查询到这些信息
鄂公网安备 42010302001612号 