微型计算机结构与编程

前言
第1章 计算机的基本结构与操作
1.1 数的表示方法
1.1.1 数的位置表示法及各种进位制的数
1.1.2 各种进位制数的表示
1.2 无符号数的机器表示与机器运算
1.2.1 无符号数的表示
1.2.2 无符号数相加与全加器
1.2.3 无符号数相减
1.3 符号数的机器表示与机器运算
1.3.1 原码表示法
1.3.2 符号数的补码
1.3.3 补码的运算
1.4 计算机中的运算电路
1.4.1 运算电路
1.4.2 总线结构
1.4.3 状态特征标志
1.5 计算机中字符与数的表示方法
1.5.1 数的定点表示与浮点表示
1.5.2 字符的编码
1.6 计算机硬件的基本组成
1.6.1 总线
1.6.2 CPU
1.6.3 接口通道与输入输出设备
1.6.4 存储器
1.7 最简单的CPU
1.7.1 运算器
1.7.2 控制器
1.7.3 整机的工作
第2章 8086 CPU
2.1 CPU的技术发展
2.1.1 更多的内部寄存器和高速缓存
2.1.2 CPU内部的多总线
2.1.3 指令流水线式处理
2.1.4 更大的指令集
2.1.5 子程序和中断
2.2 8086 CPU的编程结构
2.2.1 总线接口单元（BIU）
2.2.2 执行单元（EU）
2.3 8086系统结构
2.3.1 两种工作方式
2.3.2 两种工作方式下相同的引脚定义
2.3.3 最小方式引脚定义和系统结构
2.3.4 最大方式引脚定义和系统结构
2.4 总线时序
2.4.1 系统的复位和启动操作
2.4.2 总线读/写周期时序
2.4.3 中断响应周期时序
2.4.4 总线请求和总线响应时序
2.5 存储器组织和I / O组织
2.5.1 数据存储格式和I / O组织
2.5.2 存储器的分段和物理地址的形成
2.5.3 I / O组织
第3章 指令系统
3.1 指令编码格式与寻址方式
3.1.1 指令编码格式
3.1.2 寻址方式
3.2 8086 CPU的指令系统
3.2.1 数据传送类指令
3.2.2 寻址与传送类指令举例
3.2.3 算术运算类指令
3.2.4 逻辑运算类指令
3.2.5 控制转移类指令
3.2.6 串操作指令
3.2.7 调用与返回指令以及堆栈操作
3.2.8 中断调用指令与中断返回指令
3.2.9 控制类指令
第4章 汇编语言程序设计
4.1 概述
4.1.1 机器语言、汇编语言与高级语言
4.1.2 汇编语言程序的开发
4.2 汇编语言程序格式
4.2.1 汇编语言程序的实例
4.2.2 宏汇编所产生的列表文件
4.2.3 连接后所产生的可执行文件
4.3 宏汇编的基本语法
4.3.1 语句
4.3.2 常数
4.3.3 段定义
4.3.4 ASSUME语句
4.3.5 过程定义与结束语句
4.3.6 变量定义语句
4.3.7 属性操作符
4.3.8 宏指令
4.4 汇编语言程序设计的基本方法
4.4.1 汇编语言程序设计的基本步骤
4.4.2 程序结构
4.4.3 DOS系统功能调用
4.5 顺序程序
4.6 分支程序
4.7 循环程序
4.7.1 计数控制的循环程序
4.7.2 条件控制的循环程序
4.7.3 用逻辑尺方法控制的循环程序
4.7.4 多重循环
4.8 子程序
4.8.1 子程序的使用
4.8.2 参数传递
4.8.3 子程序嵌套与递归
4.9 模块化程序设计
4.9.1 模块的定义
4.9.2 模块间的交叉访问
4.9.3 多模块间的段连接
第5章 存储器
5.1 概述
5.1.1 存储器分类及性能指标
5.1.2 主存储器（内存）
5.1.3 内存条
5.2 存储器芯片
5.2.1 数据与地址
5.2.2 RAM和ROM
5.2.3 RAM的基本存储电路
5.2.4 ROM的基本存储电路
5.2.5 芯片的内部组成
5.3 存储器子系统配置
5.3.1 位扩展
5.3.2 地址扩展
5.3.3 控制信号的连接
5.3.4 多字节数据
5.3.5 基本功能的扩展
5.3.6 冯•诺依曼结构与哈佛结构
5.4 8086系统中存储器的组织
5.4.1 8086 CPU的总线读/写操作
5.4.2 存储器的分体结构
5.4.3 存储系统连接实例
5.4.4 8086 CPU的存储器的管理
5.4.5 PC机内存储空间的分配
5.5 高速缓冲存储器（Cache）
5.5.1 存储器的层次结构
5.5.2 程序访问的局部性原理与Cache的作用
5.5.3 Cache的种类
5.6 虚拟存储器
5.6.1 虚拟存储技术
5.6.2 虚拟存储器的实现
5.6.3 Pentium / Windows的内存管理
5.7 辅助存储器
5.7.1 磁盘
5.7.2 软盘
5.7.3 硬盘
5.7.4 光盘
第6章 输入输出系统
6.1 输入输出系统的组织
6.1.1 输入输出系统的组成
6.1.2 输入输出接口的作用
6.1.3 输入输出端口寻址方式
6.2 输入输出传送方式
6.2.1 程序控制的输入输出方式
6.2.2 中断控制的输入输出方式
6.2.3 直接存储器存取传送方式
6.2.4 可编程并行接口芯片8255
6.2.5 键盘及其接口技术
6.2.6 LED显示及其接口
6.3 中断技术
6.3.1 中断概述
6.3.2 中断源
6.3.3 中断分类
6.3.4 中断处理
6.3.5 中断服务子程序
6.3.6 中断优先权
6.4 80X86/Pentium中断系统
6.4.1 中断结构
6.4.2 中断向量表
6.4.3 中断响应过程
6.4.4 IBM PC/AT中断分配
6.4.5 高档微处理器中断系统
6.5 可编程中断控制器
6.5.1 8259A的内部结构和引脚
6.5.2 8259A的中断控制过程
6.5.3 8259A的中断触发方式
6.5.4 8259A的状态设定
6.5.5 8259A应用举例
6.6 中断程序设计
6.7 DMA控制器
6.7.1 DMA概述
6.7.2 8237A控制器
6.7.3 8237A的初始化编程
第七章 计算机技术的发展
7.1 处理器的逻辑结构
7.1.1 80486的寄存器组织
7.1.2 RISC介绍
7.2 虚拟存储器的实现机制
7.2.1 虚拟地址、物理地址和线性地址
7.2.2 存储器的分段管理
7.2.3 存储器的分页管理
7.3 8086 微处理器家族其它成员指令介绍
7.3.1 80286新指令
7.3.2 80386新指令
7.4 存储器管理技术
7.4.1 扩充内存和扩展内存的概念
7.4.2 扩充内存的实现
7.4.3 扩展内存的实现
7.4.4 Windows 95的内存管理
7.5 MCS—51单片机结构
7.5.1 内部结构
7.5.2 存储器
7.5.3 端口
7.5.4 专用寄存器
7.6 MCS—51的内部定时器与串行接口
7.6.1 定时器 / 计数器
7.6.2 串行接口
7.7 MCS—51的中断系统
7.8 凌阳16位单片机
7.9 C8051 SOC单片机
7.9.1 CIP—51内核
7.9.2 存储器
7.9.3 JTAG调试和边界扫描
7.9.4 I / O系统
7.9.5 模拟变换系统
7.10 嵌入式处理器NIOS
7.10.1 Nios CPU结构
7.10.2 Avalon交换结构总线
7.10.3 外围设备
7.10.4 片内调试模块
7.10.5 Nios开发环境
第八章 实验
8.1 实验指导
实验一 软件基础（1）
实验二 指令系统（算术运算指令）
实验三 指令系统（控制转移指令）与程序调试
实验四 软件基础（2）顺序程序设计 宏汇编
实验五 （汇编语言程序设计）分支程序设计
实验六 （汇编语言程序设计）循环程序设计
实验七 （汇编语言程序设计）子程序设计
实验八 LED接口（无条件传送）
实验九 键盘接口(8255并行接口)
实验十 中断处理
实验十一 定时显示装置设计
8.2 Microsoft MASM6.11软件包
8.2.1 安装MASM6.11
8.2.2 安装后的任务
8.2.3 PWB系统的进入和退出
8.2.4 PWB主菜单
8.2.5 设置PWB的开发环境
8.3 CodeView调试器的使用
8.3.1 CodeView调试器的进入和退出
8.3.2 CodeView调试器主窗口及功能键
8.3.3 CodeView功能键
8.3.4 CodeView环境设置
8.3.5 Command窗口常用调试命令