数字集成电路分析与设计：深亚微米工艺

定　价：¥48.00

作　者：	（美）David A.Hodges，（美）Horace G.Jackson，（美）Resve A.Saleh著；蒋平安，王新安，陈自力等译；蒋安平译
出版社：	电子工业出版社
丛编项：	国外电子与通信教材系列
标　签：	集成电路

购买这本书可以去

ISBN：	9787121016660	出版时间：	2005-09-01	包装：	平装
开本：	26cm	页数：	444	字数：

内容简介

　　本书以半导体器件物理为基础，由浅入深逐步阐述了深亚微米工艺中数字集成电路的设计技术。内容包括器件模型和公式、基本门电路、静态与动态电路、存储器设计、互连线产生的效应和芯片中电源网格与时钟的分布等。本书的讨论主要基于0.18mm和0.13mmCMOS工艺进行的，突出了深亚微米工艺中互连线带来的新问题及其对设计的影响。此外，书中还强调了SPICE模拟工具在电路设计中的应用。本书反映了深亚微米数字集成电路的设计技术发展，内容丰富全面，是一本优秀的教材。既可作为高等院校微电子、计算机、电子工程等专业本科生和研究生的教材和参考书，也可供从事相关领域工作的技术人员参考。本书是Hodges和Jackson的《数字集成电路分析与设计》的第三版．由新的合著者一一英国哥伦比亚大学的ResveSaleh教授进行了全面修订和更新。这一新版本保持了原著的简洁易用性，添加了全面更新的内容，使本书更适合于21世纪的教学。本版集中讨论最新的CMOS工艺（0．18μm，0．13μm），并在全书中使用标准的深亚微米擭型。书中对有关存储器的内容进行了拓展和更新，包含了更多SPICE模拟的内容。此外。增加了很多反映当前工艺和设计实践的新习题和实例。

作者简介

　　David A.Hodges是加州大学伯克利分校的工程学荣誉退休教授。获得了Daniel M.Tellep杰出教授奖。他在康奈尔大学获得电机工程学士学位，并在加州大学伯克利分校获得硕士和博士学位。Hodges教授是1997年IEEE教育奖章和1999年ASEE Benjamin Garver Lamme奖的获得者。 Horace G.Jackson在英格兰出生和受教育。1956年他进入加州大学的Lawrence Berkeley实验室，从事核科学研究仪器的开发工作，直到退休。Jackson博士与人合著过两本书，并且在核科学和电子工程学期刊上发表了内容广泛的多篇文章。 Resve A.Saleh目前拥有英国哥伦比亚大学电机与计算机工程系的NSERC/PMC-Sierra教授职位。Saleh博士在加州大学伯克利分校获得电机工程硕士与博士学位。他出版了两本书，发表的期刊文章和会议论文超过50篇。Simplex Solutions公司是一家深亚微米验证公司，Saleh博士是该公司的创始人之一。

图书目录

第1章深亚微米数字集成电路设计
1.1绪论
1.2集成电路产业的简要历史
1.3数字逻辑门设计的回顾
1.3.1基本的逻辑函数
1.3.2逻辑电路的实现
1.3.3噪声容限的定义
1.3.4瞬态特性的定义
1.3.5功耗估算
1.4数字集成电路设计
1.4.1MOS晶体管的结构和工作原理
1.4.2CMOS与NMOS
1.4.3深亚微米互连
1.5数字电路的计算机辅助设计
1.5.1电路模拟和分析
*1.6面临的挑战
1.7小结
1.8参考文献
1.9习题
第2章MOS晶体管
2.1绪论
2.2MOS晶体管的结构和原理
2.3MOS晶体管的阈值电压
2.4一次电流-电压特性
2.5速度饱和公式的来源
2.5.1高电场的影响
2.5.2速度饱和器件的电流公式
*2.6a功率定律模型
2.7阈值传导
2.8MOS晶体管的电容
2.8.1薄氧化物电容
2.8.2pn结电容
2.8.3覆盖电容
2.9小结
2.10参考文献
2.11习题
第3章制造.版图和模拟
3.1绪论
3.2IC制造工艺
3.2.11C制造工艺概述
3.2.21C光刻工艺
3.2.3晶体管的制造
3.2.4制造连线
3.2.5连线电容和电阻
3.3版图基础
3.4电路模拟中MOS晶体管的模型构造
3.4.1SPICE中的MOS模型
3.4.2MOS晶体管的具体说明
3.5SPICEMOSLEVELl器件模型
3.5.1MOSLEVEL1参数的提取
*3.6BSIM3模型
3.6.1BSIM3中的加载过程
3.6.2短沟道阈值电压
3.6.3迁移率模型
3.6.4线性区和饱和区
3.6.5亚阈值电流
3.6.6电容模型
3.6.7源/漏电阻
*3.7MOS晶体管中的附加效应
3.7.1产品中的参数变化
3.7.2温度效应
3.7.3电源变化
3.7.4电压极限
3.7.5CMOS闩锁
*3.8绝缘体上的硅工艺
*3.9SPICE模型小结
3.10参考文献
3.11习题
第4章MOS反相器电路
4.1绪论
4.2电压传输特性
4.3噪声容限的定义
4.3.1单源噪声容限(SSNM)
4.3.2多源噪声容限(MSNM)
4.4电阻负载反相器的设计
4.5NMOS晶体管作为负载器件
4.5.1饱和增强型负载
4.5.2线性增强型负载
4.63互补MOS(CMOS)反相器
4.6.1CMOS反相器的直流分析
4.6.2CMOS反相器的版图设计
4.7伪NMOS反相器
4.8反相器的尺寸确定
4.9三态反相器
4.10小结
4.11参考文献
4.12习题
第5章静态MOS门电路
5.1绪论
5.2CMOS门电路
5.2.1基本的CMOS门的尺寸确定
5.2.2扇人和扇出研究
5.2.3CMOS门的电压传输特性
5.3复杂的CMOS门
5.4异或门和同或门
5.5多路选择器电路
5.6触发器和锁存器
5.6.1基本的双稳态电路
5.6.2SR锁存器
5.6.3JK触发器
5.6.4主从JK触发器
5.6.5边沿触发的JK触发器
5.7D触发器和D锁存器
5.8CMOS门电路的功耗
5.8.1动态(转换)功耗
5.8.2静态(待机)功耗
5.8.3完整的功耗公式
5.9功耗和延迟的折中
5.10小结
5.11参考文献
5.12习题
第6章高速CMOS逻辑设计
6.1绪论
6.2转变时间分析
6.2.1再次讨论门的尺寸--速度饱和效应
6.3负载电容的详细计算
6.3.1门扇出电容
6.3.2自身电容计算
6.3.3连线电容
6.4斜波输人情况下改善延迟计算
6.5针对最佳路径延迟确定门的尺寸
6.5.1最佳延迟问题
6.5.2反相器链延迟最优化--F04延迟
6.5.3包含与非门和或非门的路径优化
6.6用逻辑强度优化路径
6.6.1逻辑强度的导出
6.6.2理解逻辑强度
6.6.3分支强度和旁路负载
6.7小结
6.8参考文献
6.9习题
第7章传输门和动态逻辑设计
7.1绪论
7.2基本概念
7.2.1传输管
7.2.2电容馈通
7.2.3电荷共享
7.2.4电荷丢失的其他途径
7.3CMOS传输门逻辑
7.3.1使用CMOS传输门的多路器
7.3.2CMOS传输门延迟
7.3.3CMOS传输门的逻辑强度
7.4动态D锁存器和D触发器
7.5多米诺逻辑
7.5.1多米诺门的逻辑强度
7.5.2多米诺逻辑的局限性
7.5.3轨(差分)多米诺逻辑
7.5.4自复位电路
7.6小结
7.7参考文献
7.8习题
第8章半导体存储器的设计
8.1绪论
8.1.1存储器结构
8.1.2存储器类型
8.1.3存储器时间参数
8.2MOS译码器
8.3静态RAM单元设计
8.3.1静态存储器操作
8.3.2读操作
8.3.3写操作
8.3.4SRAM单元版图
8.4SRAM列UO电路
8.4.1列上拉电路
8.4.2列选择
8.4.3写电路
8.4.4读电路
8.5存储器体系结构
8.6小结
8.7参考文献
8.8习题
第9章存储器设计中的其他课题
9.1绪论
*9.2内容寻址存储器
*9.3现场可编程门阵列
9.4动态读泻存储器
9.4.1三管动态单元
9.4.2单管动态单元
9.4.3动态RAM的外部特性
9.5只读存储器
9.5.1MOSROM单元阵列
9.6EPROM和E2PROM
*9.7Flash存储器
*9.8FRAM
9.9小结
9.10参考文献
9.11习题
第10章连线设计
10.1绪论
10.2连线的RC延迟
10.2.1导线电阻
10.2.2艾蒙延迟的计算
10.2.3长导线的RC延迟
10.3超长导线的缓冲器插入
10.4连线的耦合电容
10.4.1耦合电容的构成
10.4.2耦合对延迟的影响
10.4.3电容噪声或串扰
*10.5连线的电感
*10.6天线效应
10.7小结
10.8参考文献
10.9习题
第11章电源网格和时钟设计
11.1绪论
11.2电源分布设计
11.2.11R压降和Ldi/dt
11.2.2电迁移
11.2.3电源布线要考虑的问题
11.2.4去耦电容设计
11.2.5电源分布设计举例
11.3时钟和时序问题
11.3.1时钟定义和量度
11.3.2时钟偏斜
11.3.3噪声对时钟和触发器的影响
11.3.4时钟的功耗
11.3.51t寸钟发生器
11.3.6高性能设计中的时钟分布
11.3.7时钟分布网络举例
*11.4锁相环／锁延迟环
11.4.1PLL设计考虑
11.4.2时钟分布总结
11.5参考文献
11.6习题
附录ASPICE的简要介绍
附录B极型晶体管和电路