微型计算机技术实用教程：Pentium版

第1章微型计算机系统概论1
1.1微型计算机技术发展1
1.2微型计算机系统组成及层次结构5
1.2.1微型计算机硬件组成5
1.2.2计算机系统的多层次结构17
1.3计算机的工作过程19
1.3.1指令周期19
1.3.2取指周期和执行周期19
1.3.3中断指令周期20
1.4数据单位表示21
1.4.1常用的术语21
1.4.2表示存储容量的计量单位22
1.4.3编址与寻址23
1.5微型机主要性能指标23
习题124
第2章微型计算机的CPU26
2.1概述26
2.1.1微处理器常用术语26
2.1.2微处理器操作方式28
2.2RISC和CISC28
2.2.1复杂指令系统计算机CISC…28
2.2.2精简指令系统计算机RISC…29
2.3Pentium 体系结构与原理30
2.3.1体系结构31
2.3.2Pentium寄存器35
2.3.3堆栈操作47
2.4Pentium采用的新技术49
2.4.1新型体系结构49
2.4.2Pentium采用的新技术49
2.5流水线技术52
2.5.1Pentium整数流水线52
2.5.2Pentium浮点流水线52
2.5.3指令流水线53
2.5.4指令预取58
2.5.5指令配对规则59
习题259
第3章存储管理技术61
3.1综述61
3.1.1存储器及管理系统61
3.1.2三种类型地址63
3.2虚拟存储技术63
3.2.1虚拟存储63
3.2.2虚拟存储技术65
3.3分段存储管理技术65
3.3.1分段存储管理65
3.3.2段的转换68
3.3.3段选择符71
3.3.4段描述符72
3.3.5段描述符表77
3.3.6描述符表基址寄存器78
3.4分页存储管理技术78
3.4.1页的转换 79
3.4.2分页控制位80
3.4.3线性地址80
3.4.4页表81
3.4.5页表项81
3.4.6转换旁视缓冲存储器TLB …84
3.4.7页级保护84
3.5分段与分页组合技术86
3.5.1平台存储管理方式86
3.5.2段覆盖页87
3.5.3页覆盖段87
3.5.4页和段边界不必对准88
3.5.5页和段边界对准88
3.5.6每段的页表88
习题388
第4章高速缓冲存储器 Cache90
4.1Cache存储器 90
4.1.1什么是Cache90
4.1.2局部性原理90
4.1.3技术术语92
4.1.4Pentium片内Cache93
4.2Cache配置方案94
4.2.1Pentium片内Cache 的配置…94
4.2.2影响Cache 性能的因素98
4.2.3Cache 大小规模和性能98
4.2.4缔合方式和性能100
4.2.5实际Cache103
4.3Cache 结构103
4.4Cache操作方式105
4.4.1数据Cache106
4.4.2数据Cache更新方案106
4.4.3指令Cache107
4.4.4Cache读写操作107
4.4.5Cache 替换算法与规则108
4.4.6Cache写贯穿109
4.4.7Cache写回110
4.5一致性协议110
4.5.1MESI Cache一致性协议
模型110
4.5.2指令Cache一致性协议111
4.6二级Cache111
4.6.1二级Cache与一级Cache的
关系113
4.6.2统一的二级Cache 115
4.6.3二级Cache监视119
4.6.4数据传送方式120
习题4122
第5章指令格式与寻址方式124
5.1指令格式124
5.1.1指令格式124
5.1.2指令中各字段意义126
5.1.3操作数大小规模和地址
大小规模127
5.1.4默认段的属性127
5.1.5操作数大小和地址大小
指令前缀127
5.1.6堆栈地址大小属性127
5.2寻址方式128
5.2.1立即操作数寻址129
5.2.2寄存器操作数寻址129
5.2.3存储器操作数寻址130
5.3计算机数据类型133
习题5136
第6章浮点技术137
6.1综述137
6.2浮点部件体系结构139
6.2.1数值寄存器139
6.2.2状态字寄存器 141
6.2.3控制字寄存器144
6.2.4标记字寄存器146
6.2.5最后的指令操作码字段146
6.2.6数值指令和数据指针 147
6.3浮点部件流水线操作149
6.3.1浮点流水线149
6.3.2浮点指令的流动150
6.3.3安全指令的识别151
6.3.4旁路 BYPASSES151
6.4计算基础152
6.4.1数字系统 152
6.4.2数据类型和格式154
6.4.3舍入控制157
6.4.4精度控制158
习题6158
第7章中断160
7.1中断的概念 160
7.1.1概述160
7.1.2中断系统160
7.2异常与中断162
7.2.1中断源分类162
7.2.2中断控制器163
7.2.3异常和中断向量164
7.2.4指令的重新启动164
7.3允许及禁止中断165
7.3.1不可屏蔽中断对未来的不可
屏蔽中断的屏蔽165
7.3.2IF屏蔽INTR165
7.3.3对调试故障的屏蔽166
7.3.4对堆栈段中某些异常和中断
的屏蔽166
7.4中断描述符表167
7.4.1异常和中断同时存在时的
优先级167
7.4.2中断描述符表168
7.4.3中断描述符表内描述符169
7.5中断任务和中断过程169
7.5.1中断过程170
7.5.2中断任务172
7.6错误代码173
7.7异常条件173
7.7.1中断0——除法错174
7.7.2中断1——调试异常174
7.7.3中断3——断点174
7.7.4中断4——溢出174
7.7.5中断5——边界检查175
7.7.6中断6——无效操作码175
7.7.7中断7——设备不可用175
7.7.8中断8——双故障176
7.7.9中断9(由Intel保留，
未使用）177
7.7.10中断10——无效任务
状态段177
7.7.11中断11——段不存在178
7.7.12中断12——堆栈异常179
7.7.13中断13——一般保护180
7.7.14中断14——页故障180
7.7.15中断16——浮点错182
7.7.16中断17——对准检查184
7.8异常和错误小结185
习题7187
第8章总线技术188
8.1总线的概念188
8.1.1什么是总线188
8.1.2总线标准的四个特性189
8.1.3总线分类190
8.1.4总线操作192
8.1.5总线配置结构194
8.2数据传送机制197
8.2.1实际存储器和I/O接口197
8.2.2数据传送机制198
8.2.3与8位、16位、32位及64位
存储器接口199
8.3总线周期202
8.3.1单传送周期203
8.3.2成组周期204
8.3.3中断确认周期205
8.3.4专用总线周期206
8.4PCI 总线207
8.4.1PCI局部总线的特征207
8.4.2即插即用209
8.4.3PCI总线的结构211
8.4.4PCI性能213
8.4.5基于PCI总线系统213
8.4.6PCI总线接口214
8.4.7PCI总线的BIOS215
8.4.8PCI总线操作218
8.4.9PCI总线命令218
8.4.10DMA和中断220
8.4.11PCI总线仲裁221
8.4.12PCI 适配器221
8.4.13PCI 总线信号221
习题8223
第9章保护技术225
9.1段级保护技术225
9.2段描述符与保护之关系226
9.2.1对类型的检查227
9.2.2对界限的检查228
9.2.3特权级229
9.3访问数据时的限制230
9.4控制转移232
9.5门描述符技术233
9.5.1堆栈转换技术236
9.5.2从过程返回238
9.6操作系统指令239
9.6.1特权指令239
9.6.2敏感指令240
9.7指针指令240
9.7.1描述符验证241
9.7.2指针完整性与请求特权级…242
9.8页级保护技术243
9.8.1保存保护参数的页表项243
9.8.2两级页表的组合保护244
9.8.3页保护越权245
9.8.4段与页保护的组合245
习题9246
第10章输入输出技术247
10.1输入输出编址247
10.1.1独立编址的输入输出248
10.1.2存储器映像输入输出249
10.2输入输出指令250
10.2.1寄存器输入输出指令252
10.2.2从端口输入输出字串
指令252
10.3输入输出与保护253
10.3.1输入输出特权级253
10.3.2输入输出准许位映像254
习题10255
第11章初始化处理技术257
11.1初始化处理257
11.1.1复位后微处理器的状态…257
11.1.2第一条指令地址259
11.1.3允许Cathe操作260
11.2实模式下的软件初始化处理技术…260
11.2.1系统表261
11.2.2非屏蔽中断261
11.3保护模式下的软件初始化
处理技术261
11.3.1系统表261
11.3.2分页262
11.3.3任务处理技术263
11.3.4中断处理途径263
11.4操作模式的转换263
11.4.1向保护模式的转换264
11.4.2转换回实地址模式265
11.5浮点部件的初始化处理266
11.5.1数值平台的配置267
11.5.2浮点部件的软件仿真268
习题11269
第12章多任务处理技术270
12.1任务状态段271
12.2任务状态段描述符273
12.3任务寄存器274
12.4任务门描述符275
12.5任务转换277
12.6任务连接技术 279
12.6.1用忙位阻止可能的封闭…280
12.6.2修改任务的连接281
12.7任务地址空间281
12.7.1任务线性空间到物理
空间的映像281
12.7.2任务逻辑地址空间282
习题12283
第13章调试技术284
13.1调试支持284
13.2调试寄存器285
13.2.1调试地址寄存器
（DR0～DR3）285
13.2.2调试控制寄存器（DR7）…285
13.2.3调试状态寄存器（DR6）…286
13.2.4断点字段识别287
13.3调试异常288
13.3.1中断1——调试异常288
13.3.2中断3——断点指令291
习题13291
 第14章指令系统292
14.1数据传送指令292
14.1.1通用数据传送指令292
14.1.2堆栈处理指令293
14.1.3类型转换指令294
14.2二进制算术运算指令296
14.2.1加法指令和减法指令297
14.2.2比较和符号改变指令298
14.2.3乘法指令298
14.2.4除法指令299
14.3十进制算术运算指令300
14.3.1压缩BCD调整指令300
14.3.2非压缩BCD调整指令300
14.4逻辑指令301
14.4.1布尔操作指令301
14.4.2位测试与修改指令302
14.4.3位扫描指令302
14.4.4移位与环移指令302
14.4.5根据条件设置字节指令…310
14.4.6测试指令310
14.5控制转移指令311
14.5.1无条件转移指令311
14.5.2条件转移指令312
14.5.3软件中断314
14.6串操作315
14.6.1重复前缀315
14.6.2变址和定向标志的控制…316
14.6.3字串指令317
14.7结构化语言指令318
14.8标志控制指令323
14.8.1进位和定向标志控制
指令323
14.8.2标志转换指令323
14.9数字指令324
14.10段寄存器指令325
14.10.1段寄存器转移指令325
14.10.2远控制转移指令326
14.10.3数据指针指令326
14.11杂项指令327
14.11.1地址计算指令327
14.11.2无操作指令328
14.11.3转换指令328
14.11.4字节交换指令328
14.11.5交换与相加指令330
14.11.6比较与交换指令330
14.11.7CPUID 指令331
习题14331
附录APentium指令系统333