计算机硬件技术基础

第一章 微型计算机系统概论
1.1 微型计算机发展
1.2 微型计算机硬件结构
1.3 计算机数的表示
1.3.1 字符二进制编码
1.3.2 数值的表示
1.4 寄存器
1.4.1 通用寄存器
1.4.2 指令指针寄存器EIP
1.4.3 标志寄存器
1.4.4 段寄存器
1.4.5 堆栈
1.5 运算器
1.6 控制器
1.6.1 基本功能
1.6.2 控制器的组成
1.7 存储器
1.7.1 存储器性能指标
1.7.2 半导体存储器
1.7.3 磁记录存储器
1.7.4 光盘存储器
1.8 I/O设备
1.8.1 输入设备
1.8.2 输出设备
1.9 微型机主要性能指标
习题
第二章 Pentium系统原理
2.1 RISC
2.2 寄存器
2.2.1 通用寄存器
2.2.2 段寄存器
2.2.3 堆栈的实现
2.2.4 标志寄存器
2.2.5 指令指针寄存器
2.2.6 存储管理寄存器
2.2.7 控制寄存器
2.3 CPU
2.3.1 整数流水线
2.3.2 浮点流水线
2.3.3 Cache
2.3.4 新型体系结构
2.4 寻址方式
2.4.1 立即操作数寻址
2.4.2 寄存器操作数寻址
2.4.3 存储器操作数寻址
2.5 数据类型
2.6 流水线指令流及分支预测
2.6.1 流水线操作
2.6.2 指令预取
2.6.3 指令配对规则
习题
第三章 存储管理
3.1 综述
3.1.1 存储器系统
3.1.2 存储器结构
3.2 分段存储管理
3.2.1 平台管理方式
3.2.2 保护方式下的平台方式
3.2.3 多段存储管理方式
3.3 段的转换
3.3.1 段寄存器
3.3.2 段选择符
3.3.3 段描述符
3.3.4 段描述符表
3.3.5 描述符表基址寄存器
3.4 分页存储管理
3.5 页转换
3.5.1 允许分页位
3.5.2 线性地址
3.5.3 页表
3.5.4 页表项
3.5.5 转换旁视缓冲存储器ThB
3.6 页级保护
3.7 保护方式下的多任务处理
习题
第四章 高速缓冲存储器Cache
4.1 Cache存储器
4.1.1 什么是Cache
4.1.2 Pentium片内Cache
4.2 Cache配置方案
4.2.1 Cache大小规模和性能
4.2.2 练合方式和性能
4.2.3 实际Cache
4.3 Cache结构
4.3.1 片内指令Cache和数据Cache
4.4 Cache操作方式
4.4.1 数据Cache
4.4.2 数据Cache更新方案
4.4.3 指令Cache
4.4.4 Cache读写操作
4.4.5 数据Cache路径
4.4.6 Cache替换算法与规则
4.4.7 Cache写贯穿
4.4.8 Cache写回
4.4.9 Cache刷新
4.5 监视
4.5.1 监视的任务
4.5.2 监视方法
4.5.3 监视方式选择
4.5.4 监视操作
4.5.5 监视拦阻
4.5 监视写回周期
4.6 一致性协议
4.6.1 MESI Cache一致性协议模型
4.6.2 指令Cache一致性协议
4.6.3 基本MESI状态转换
习题
第五章 浮点部件
5.1 综述
5.2 浮点部件体系结构
5.2.1 数值寄存器
5.2.2 状态字寄存器
5.2.3 控制字寄存器
5.2.4 标记字寄存器
5.2.5 最后的指令操作码字段
5.2.6 数值指令和数据指针
5.3 浮点流水线操作
5.3.1 浮点指令的流动
5.3.2 安全指令的识别
5.3.3 旁路BYPASSES
5.4 计算基础
5.4 数字系统
5.4.2 数据类型和格式
5.4.3 舍入控制
5.4.4 精度控制
5.5 浮点指令
5.5.1 源和目标操作数
5.5.2 数据传送类指令
5.5.3 非超越函数类指令
5.5.4 比较类指令
5.5.5 超越函数类指令
5.5.6 常数指令
5.5.7 控制指令
5.6 浮点部件指令
习题
第六章 总线
6.1 总线的概念
6.1.1 概念
6.1.2 总线标准的四个特性
6.1.3 总线分类
6.1.4 总线操作
6.1.5 总线配置结构
6.2 数据传送机制
6.2.1 实际存储器和l/O接口
6.2.2 数据传送机制
6.2.3 与8位、16位、32位以及64位存储器的接口
6.3 总线周期
6.3.1 单传送周期
6.3.2 成组周期
6.3.3 中断确认周期
6.3.4 专用总线周期
6.4 总线状态
6.4.1 总线状态
6.4.2 总线状态转换
6.5 EISA总线
6.5.1 EISA技术术语
6.5.2 EISA系统
6.5.3 高性能特征
6.5.4 EISA适配器
6.5.5 EISA总线插槽
6.6 VESA总线
6.6.1 高速图形适配器
6.6.2 总线频率和数据传送速率
6.6.3 DMA和中断
6.6.4 VESA适配器
6.6.5 VESA总线插槽
6.7 PCI总线
6.7.1 PCI局部总线的特征
6.7.2 即插即用（Plug and Play）
6.7.3 PCI接插件
6.7.4 PCI性能
6.7.5 PCI前景
6.7.6 PCI总线操作
6.7.7 总线命令
6.7.8 DMA和中断
6.7.9 PCI适配器
6.7.10 PCI总线信号
习题
第七章 中断
7.1 中断的概念
7.1.1 概述
7.1.2 中断系统
7.2 异常与中断
7.2.1 中断源分类
7.2.2 中断控制器
7.2.3 异常和中断向量
7.2.4 指令的重新启动
7.3 允许及禁止中断
7.3.1 不可屏蔽中断对未来的不可屏蔽中断的屏蔽
7.3.2 IF屏蔽INTR
7.3.3 RF对调试故障的屏蔽
7.3.4 MOV和POP指令对堆栈段中某些异常和中断的屏蔽
7.4 中断描述符表
7.4.1 异常和中断同时存在时的优先级
7.4.2 中断描述符表IDT
7.4.3 中断描述符表内描述符
7.5 中断任务和中断过程
7.5.1 中断过程
7.5.2 中断任务
7.6 错误代码
7.7 异常条件
7.7.1 中断——除法错
7.7.2 中断1——调试异常
7.7.3 中断3——断点
7.7.4 中断4——溢出
7.7.5 中断5——边界检查
7.7.6 中断6——无效操作码
7.7.7 中断7——设备不可用
7.7.8 中断8——双故障
7.7.9 中断9（由Intel保留，末使用）
7.7.10 中断10——无效任务状态段
7.7.11 中断11——段不存在
7.7.12 中断12——堆栈异常
7.7.13 中断13——般保护
7.7.14 中断14——页故障
7.7.15 中断16——浮点错
7.7.16 中断17——对准检查
7.8 异常和错误小结
习题
第八章 人机接口
8.1 显示接口
8.1.1 CRT显示系统
8.1.2 LCD显示及其接口
8.1.3 LED显示器及其接口
8.2 输入接口
8.2.1 键盘接口
8.2.2 鼠标接口
8.2.3 并行打印机接口
8.2.4 串行通信接口
8.2.5 其他多媒体输入接口
8.3 存储器接口
8.3.1 软盘接口
8.3.2 硬磁盘机及其接口
8.3.3 光盘接口
8.4 外围接口芯片
8.4.1 可编程并行接口芯片8255A
8.4.2 可编程定时／计数芯片8253
8.4.3 可编程串行通信接口芯片8250
8.4.4 中断控制器8259A
8.4.5 DMA控制器8237
8.4.6 多功能接口芯片82380
习题
第九章 模／数及数／模转换
9.1 概述
9.2 D／ A转换。
9.2.1 D／A转换器的基本原理
9.2.2 权电阻解码网络D／A转换器
9.2.3 T型电阻解码网络D／A转换器
9.3 D／A转换器的主要技术指标
9.3.1 分辨率
9.3.2 线性度
9.3.3 转换精度
9.3.4 建立时间
9.3.5 温度系数
9.3.6 电源抑制比
9.3.7 输出电子
9.3.8 输入代码
9.3.9 输入数字电平
9.3.10 工作温度范围
9.4 A／D转换器
9.4.1 采样保持器
9.4.2 A／D转换器的基本原理
9.5 A／D转换器的主要技术指标
9.5.1 分辨率
9.5.2 量化误差
9.5.3 偏移误差
9.5.4 满刻度误差
9.5.5 绝对精度
9.5.6 相对精度
9.5.7 转换速率
9.6 D／A芯片介绍
9.7 A／D芯片介绍
习题
第十章 汇编语言程序设计
10.1 汇编语言基础
10.1.1 汇编语言概述
10.1.2 指令格式
10.1.3 语句格式
10.2 汇编语言程序结构
10.2.1 源程序结构
10.2.2 伪操作语句
10.2.3 宏操作
10.2.4 过程
10.2.5 宏操作和过程的比较
10.3 汇编程序设计
10.3.1 顺序结构程序设计
10.3.2 分支程序设计
10.3.3 循环程序设计
10.3.4 子程序
10.3.5 中断
10.3.6 发声程序
10.4  与高级语言接口
10.4.1  与BASIC的接口
10.4.2  与C语言的接口
10.4.3  与RORTRAN接口
10.4.4  与PASCAL的接口
习题