数字逻辑

前言
第1章数制系统及其编码
1.1数制系统.
1.1.1位置数制系统
1.1.2数制转换
1.2有符号二进制数的编码表示
1.2.1原码
1.2.2反码
1.2.3补码
1.3数字系统中的编码
1.3.1十进制数的二进制编码
1.3.2可靠性编码
1.3.3字符编码
1.4本章小结
1.5习题
第2章布尔代数基础
2.1逻辑代数基础
2.1.1逻辑代数的基本概念
2.1.2逻辑函数
2.1.3逻辑代数的公理.定理和规则
2.1.4逻辑函数表达式的基本形式
2.1.5逻辑函数的标准形式
2.1.6逻辑函数表达式的转换
2.2逻辑函数的化简
2.2.1代数化简法
2.2.2卡诺图化简法
2.3本章小结
2.4习题
第3章组合逻辑电路
3.1组合逻辑电路的基本概念
3.2组合逻辑电路的分析
3.2.1组合逻辑电路的分析方法
3.2.2组合逻辑电路的分析举例
3.3组合逻辑电路的设计
3.3.1组合逻辑电路的设计方法
3.3.2组合逻辑电路设计举例
3.3.3含有无关小项的组合逻辑电路的设计
3.3.4逻辑函数中反变量的处理
3.3.5组合逻辑电路的险象
3.4常用组合逻辑集成电路
3.4.1译码器
3.4.2编码器
3.4.3数据选择器
3.4.4加法器
3.5本章小结
3.6习题
第4章同步时序逻辑电路
4.1时序逻辑电路的结构模型与分类
4.1.1结构模型
4.1.2时序逻辑电路的分类
4.1.3同步时序逻辑电路的结构模型
4.1.4同步时序逻辑电路的描述方法
4.2触发器
4.2.1R-S触发器
4.2.2D触发器
4.2.3J-K触发器
4.2.4T触发器
4.3同步时序逻辑电路的分析
4.3.1同步时序逻辑电路的分析方法
4.3.2同步时序逻辑电路的分析举例
4.4同步时序逻辑电路的设计
4.4.1建立原始状态图和状态表
4.4.2状态化简
4.4.3状态编码
4.4.4确定激励函数和输出函数
4.4.5同步时序逻辑电路设计举例
4.5常用中大规模时序逻辑功能电路
4.5.1集成计数器
4.5.2集成寄存器
4.6本章小结..
4.7习题
第5章异步时序逻辑电路
5.1异步时序逻辑电路的结构模型
5.2脉冲异步时序逻辑电路分析和设计
5.2.1脉冲异步时序逻辑电路的分析
5.2.2脉冲异步时序逻辑电路的设计
5.3电子异步时序逻辑电路
5.3.1电平异步时序逻辑电路的分析
5.3.2电平异步时序逻辑电路的竞争现象
5.3.3电子异步时序逻辑电路的设计
5.3.4电平异步时序逻辑电路设计举例
5.4本章小结
5.5习题
第6章可编程逻辑器件
6.1可编程只读存储器
6.1.1半导体存储器的概念
6.1.2采用ROM阵列图设计组合逻辑电路
6.2可编程逻辑阵列PLA
6.3可编程阵列逻辑PAL
6.4通用阵列逻辑GAL
6.4.1输出逻辑宏单元OLMC
6.4.2结构控制字
6.4.3行地址布局
6.5在系统可编程技术ISP
6.5.1可编程逻辑器件的设计方法
6.5.2MAX7000S／E可编程逻辑器件
6.6本章小结
6.7习题
第7章数字系统设计基础
7.1数字系统概述
7.1.1数字系统基本概念
7.1.2数字系统设计的一般过程
7.1.3数字系统设计工具
7.1.4数字系统的实现方法
7.2数据子系统设计
7.2.1数据子系统功能
7.2.2数据子系统的实现方法
7.3控制子系统设计
7.3.1控制子系统基本概念
7.3.2算法状态机
7.3.3小型控制器的设计
7.3.4微程序控制器的设计
7.4本章小结
7.5习题
附录A美国信息交换标准码(ASCII)
附录BVHDL硬件描述语言
附录C可编程逻辑器件软件MAX+PLUSⅡ
参考文献...