数字集成电路与嵌入式内核系统的测试设计

　　《数字集成电路与嵌入式内核系统的测试设计（附光盘）》论述集成电路与嵌入式数字系统的测试技术，提出许多重要且关键的解决方案。针对目前在测试中遇到的实际问题，从技术和产品的投资成本上论述嵌入内核和SoC的测试问题。《数字集成电路与嵌入式内核系统的测试设计（附光盘）》适合作为高等院校相关专业本科生、研究生的教材或参考书，也可供相关专业技术人员参考。《数字集成电路与嵌入式内核系统的测试设计（附光盘）》包括五章，按目录的顺序排列是：测试基础、自动测试图形生成（ATPG）、扫描、存储器测试和内核。每章概要如下：第1章包括有关测试的术语、定义和基本信息，介绍了什么是测试和可测性设计，怎么做测试，为什么做测试，需要测试的对象是什么，怎么度量与实施测试，使用什么设备测试，工程和成本权衡的内因是什么。这是非常基础的一章，可以让初学者或初级测试与可测性设计专业人员快速了解测试的需求、作用和语言。第2章介绍繁重的向量生成任务的自动化过程，以及如何利用自动测试图形生成（ATPG）方法减小量产时间。该章描述了AC（动态）和DC（静态）故障模型向量生成分析与技术，包括了在硬件设计中必须遵守某些规则的原因，如何降低向量集合的大小，向量集合生成的时间等内容。本章同时也讨论了ATPG过程中的度量和权衡，介绍了不同ATPG工具的评估和基准程序比较，帮助读者在应用中选择适用的方法和工具。第3章讲述扫描测试方法，开始先介绍了扫描设计和操作的基本知识，讨论了采用一个扫描设计时需要考虑的设计要点与权衡。同时也包括了在设计中的扫描安装技术，以及一些普遍问题的解决方法，例如可靠移位、无竞争向量、移位定时、时钟偏差。最后，介绍了一些减少测试时间的技术，如按照额定功能频率对扫描结构进行移位（全速扫描），以及从设计的定时分析中抽取关键路径信息，然后在扫描链中使用额定频率采样（AC扫描），从而通过扫描来达到AC测试目标。第4章讲述存储器测试、扫描测试结构中的存储器应对方法和存储器内建自测试（MBIST）。该章从存储器测试基础讲起，扩展到与扫描共存的测试结构，最后描述内建自测试结构与集成。内建自测试的存储器内核交付要包含很多信息，包括如何处理大量存储器内核集成，如何减少路由的问题，功耗问题，特征提取，数据调试，数据保存问题。第5章介绍使用可测试与可访问的嵌入式内核进行可测性设计。该章先介绍了被称作“嵌入式IP（智能模块）”，嵌入式内核或基于内核的设计风格的基本术语、定义、内容、权衡。基于嵌入式内核的设计流程包括两个方面，设计可测试可重用的内核，使用嵌入式可重用内核设计芯片。学习该章需要深入理解第1、3、4章的内容。

　　Alfred L·Crouch毕业于肯塔基大学，获电气工程学硕士学位（MSEE）。他曾先后供职于德州仪器、数字设备公司以及摩托罗拉公司，长期从事测试设计、测试自动化以及计算机辅助测试的工作。他在若干0EEE出版物、E-Timers以及专业杂志发表过大量文章，是IEEE会员。他拥有9个美国专利，主要是测试相关的发明专利，如逻辑内建自测试、存储器内建自测试、扫描结构、扫描优化，低功耗测试以及全速扫描。联系方式：AI一Crouch@prodigy.net。