TMS320*281*DSP原理与应用

第1章 绪论
1.1 TMS320F281x系列DSP的性能1
1.2 TMS320F281x系列DSP的结构3
1.3 TMS320F281x系列DSP的引脚分布4
1.4 信号说明7
1.5 TMS320C280x简介16
第2章 CPU内核结构及存储器映射
2.1 CPU结构19
2.2 CPU寄存器20
2.2.1 累加器（ACC，AH，AL）22
2.2.2 被乘数寄存器（XT）22
2.2.3 乘积寄存器（P，PH和PL）23
2.2.4 数据页指针（DP）23
2.2.5 堆栈指针（SP）24
2.2.6 辅助寄存器（XAR0～XAR7，AR0～AR7）24
2.2.7 程序计数器（PC）25
2.2.8 返回程序寄存器（RPC）25
2.2.9 中断控制寄存器（IFR，IER，DBGIER）25
2.2.10 状态寄存器（ST0，ST1）25
2.3 程序流43
2.3.1 中断43
2.3.2 分支、调用和返回43
2.3.3 单个指令的重复执行43
2.3.4 指令流水线43
2.4 乘法操作44
2.4.1 16位×16位乘法44
2.4.2 32位×32位乘法44
2.5 移位操作45
2.6 CPU中断与复位49
2.6.1 CPU中断概述49
2.6.2 CPU中断向量和优先级49
2.6.3 可屏蔽中断51
2.6.4 可屏蔽中断的标准操作54
2.6.5 非屏蔽中断56
2.6.6 非法指令陷阱59
2.6.7 硬件复位（RS）59
2.7 流水线60
2.7.1 指令流水线61
2.7.2 可视流水线活动63
2.7.3 流水线活动的冻结65
2.7.4 流水线保护66
2.7.5 避免无流水线保护操作68
2.8 存储器映射70
2.8.1 Flash存储器（仅F281x）75
2.8.2 M0和M1 SARAM76
2.8.3 L0，L1和H0 SARAM76
2.8.4 Boot ROM76
2.8.5 安全76
第3章 TMS320X281x DSP的片内外设
3.1 系统控制和外设中断77
3.1.1 Flash和OTP存储器77
3.1.2 代码安全模块77
3.1.3 时钟80
3.1.4 通用I/O端口(GPIO)93
3.1.5 外设寄存器帧及EALLOW保护寄存器101
3.1.6 外设中断扩展（PIE）102
3.2 系统外部接口（XINTF）119
3.2.1 总体功能描述119
3.2.2 XINTF配置122
3.2.3 前导、有效和结束三个阶段等待状态的配置125
3.2.4 XINTF寄存器126
3.2.5 外部DMA支持134
3.3 模/数转换器（ADC）135
3.3.1 特点135
3.3.2 自动排序器的工作原理138
3.3.3 非中断自动排序模式143
3.3.4 ADC时钟的预标定148
3.3.5 ADC的供电模式和上电顺序148
3.3.6 排序器覆盖功能149
3.3.7 ADC控制寄存器150
3.3.8 最大转换通道寄存器（ADCMAXCONV）156
3.3.9 自动排序状态寄存器（ADCASEQSR）157
3.3.10 ADC状态和标志寄存器（ADCST）158
3.3.11 ADC输入通道选择排序控制寄存器160
3.3.12 ADC转换结果缓冲寄存器（ADCRESULTn）160
3.3.13 F2810，F2811和F2812内部ADC的校正161
3.4 事件管理器167
3.4.1 概述168
3.4.2 通用定时器171
3.4.3 全比较单元182
3.4.4 PWM电路184
3.4.5 PWM波形的产生188
3.4.6 捕获单元192
3.4.7 正交编码器脉冲QEP电路194
3.4.8 EV中断196
3.4.9 事件管理器的寄存器198
3.5 串行外设接口（SPI）224
3.5.1 增强型SPI模块简介224
3.5.2 操作介绍228
3.5.3 SPI中断230
3.5.4 SPI FIFO介绍234
3.5.5 SPI控制寄存器236
3.5.6 SPI样例波形246
3.6 串行通信接口250
3.6.1 增强型SCI模块概述250
3.6.2 SCI模块的结构252
3.6.3 SCI模块寄存器概述263
3.6.4 SCI通信控制寄存器（SCICCR）264
3.6.5 SCI控制寄存器1（SCICTL1）265
3.6.6 SCI波特率选择寄存器（SCIHBAUD，SCILBAUD）267
3.6.7 SCI控制寄存器2（SCICTL2）268
3.6.8 SCI接收器状态寄存器（SCIRXST）269
3.6.9 接收器数据缓冲寄存器（SCIRXEMU和SCIRXBUF）271
3.6.10 SCI发送数据缓冲寄存器（SCITXBUF）272
3.6.11 SCI FIFO寄存器（SCIFFTX， SCIFFRX和 SCIFFCT）272
3.6.12 优先级控制寄存器（SCIPRI）276
3.7 增强型CAN控制器模块276
3.7.1 CAN简介276
3.7.2 CAN的网络和模块278
3.7.3 eCAN控制器简介279
3.7.4 消息对象282
3.7.5 消息邮箱283
3.7.6 eCAN的寄存器288
3.7.7 eCAN模块的初始化过程和模块的配置程序314
3.8 多通道缓冲串口327
3.8.1 McBSP模块的功能和结构总览327
3.8.2 McBSP模块的操作328
3.8.3 多通道选择模式334
3.8.4 接收器和发送器配置338
3.8.5 McBSP初始化流程339
3.8.6 McBSP的FIFO和中断339
3.8.7 McBSP的其他寄存器345
3.9 Boot ROM359
3.9.1 Boot ROM总览359
3.9.2 CPU向量表361
3.9.3 引导加载程序361
第4章 TMS320C28x DSP的寻址方式和指令系统
4.1 寻址方式374
4.1.1 寻址方式概述374
4.1.2 寻址方式选择位375
4.1.3 汇编器/编译器对AMODE位的追踪377
4.1.4 各寻址方式的具体说明377
4.1.5 32位操作的定位384
4.2 C28x汇编语言简介384
第5章 TMS320C28x与TMS320LF240x内核的比较
5.1 从C2xLP到C28x内核结构的变化385
5.1.1 C28x内核相对于C2xLP的一些增强特性385
5.1.2 寄存器的变化386
5.1.3 数据页（DP）指针387
5.1.4 状态寄存器的变化389
5.1.5 CPU寄存器复位时的默认值390
5.2 C2xLP和C28x存储器映射的区别392
第6章 TMS320X281x DSP的程序编写和调试
6.1 DSP集成开发环境CCS394
6.1.1 CCS中的工程394
6.1.2 CCS的界面组成395
6.2 TMS320X281x DSP的软件开发流程396
6.2.1 CCS集成开发环境的设置397
6.2.2 CCS集成开发环境的应用399
6.2.3 通用扩展语言（GEL）406
6.3 DSP/BIOS开发工具介绍407
第7章 实验系统及实验例程
7.1 实验系统硬件介绍411
7.1.1 eZdspTM F2812简介411
7.1.2 eZdspTM F2812使用411
7.1.3 TMS320F2812 重要电气参数417
7.2 应用实验例程421
7.2.1 实验例程中的文件421
7.2.2 实验程序的主要代码425
附录A 汇编指令集453
附录B eZdspTM F2812原理图468
参考文献472