可编程逻辑器件开发软件QuartusⅡ/可编程逻辑器件快速进阶丛书

定　价：¥36.00

作　者：	郑亚民、董晓舟
出版社：	国防工业出版社
丛编项：
标　签：	电子数字计算机

购买这本书可以去

ISBN：	9787118047110	出版时间：	2006-09-01	包装：	平装
开本：	16	页数：	288	字数：

内容简介

　　本书围绕着PLD的设计这个主题，系统介绍了相关的基础知识和工具软件，给出了设计实例。本书的主要内容包括：可编程逻辑器件结构、Altera 公司最新系列器件的性能特点、VHDL语言、Altera公司新一代的PLD开发软件Quartus II使用入门与进阶、第三方工具软件、LogicLock设计方法、DSP Builder设计工具、SOPCBuilder与Nios II嵌入式处理器核的软硬件开发。本书内容新颖全面、叙述简明清晰、结构层次分明，利用大量实例和图表说明问题，使读者易于接受。本书既可以作为高年级本科生和研究生的EDA设计方法等课程的教材，也可以作为工程技术人员的参考资料。为了方便读者，本书附光盘一张，其中包含了所有设计实例的源程序、工程等。

作者简介

暂缺《可编程逻辑器件开发软件QuartusⅡ/可编程逻辑器件快速进阶丛书》作者简介

图书目录

第1章概述
1.1 EDA技术
1.1.1 EDA技术发展
1.1.2 EDA设计方法
1.1.3 EDA设计层次
1.2 可编程逻辑器件概述
1.2.1 可编程逻辑器件发展
1.2.2 可编程逻辑器件常用开发软件
1.2.3 可编程逻辑器件设计流程
第2章 FPGA／CPLD结构与应用
2.1 可编程逻辑器件基础
2.1.1 逻辑电路符号表示方法
2.1.2 可编程逻辑器件的分类
2.1.3 简单PLD原理
2.2 复杂可编程逻辑器件
2.2.1 CPLD结构与原理
2.2.2 FPGA结构与原理
2.2.3 CPLD和FPGA特点总结
2.2.4 FPGA／CPLD的发展趋势
2.3 Altera新型器件简介
2.3.1 低成本FPGA——Cyclone II
2.3.2 高性能、高密度FPGA——Stratix II
2.3.3 低成本、低功耗CPLD—MAX II
2.4编程与配置
2.4.1 Altera FPGA的配置方式
2.4.2 配置过程
2.4.3 Altera配置器件
2.4.4 ByteBlaster II下载电缆
2.4.5 Quartus II软件支持
第3章 VHDL基础
3.1 简介
3.1.1 VHDL的出现
3.1.2 VHDL的主要优点
3.2 VHDL程序基本结构
3.2.1 实体描述
3.2.2 结构体描述
3.3 VHDL的库和包
3.3.1 VHDL库的种类和使用
3.3.2 程序包
3.3.3 库和程序包的引用
3.4 VHDL的基本词法
3.4.1 标识符
3.4.2 数据对象
3.4.3 数据类型
3.4.4 运算符
3.4.5 VHDL表达式
3.5 VHDL的基本语法
3.5.1 并行描述语句
3.5.2 顺序描述语句
3.5.3 结构描述语句
3.6 简单逻辑电路的VHDL描述
3.6.1 译码器
3.6.2 三态门
3.6.3 电位型触发器
3.6.4 钟控型触发器
第4章 QuartIls II使用入门
4.1 Quartus II简介
4.1.1 Quartus II的设计流程
4.1.2 Quartus II的设计特点
4.1.3 Quartus II的图形用户界面
4.2 Quartus II使用方法
4.2.1 设计输入
4.2.2 编译
4.2.3 仿真
4.2.4 配置器件
4.2.5 原理图输入方式
4.3 使用Quartus II设计数字逻辑
4.3.1 层次化设计方法——3分频器设计
4.3.2 有限状态机设计——A／D采样控制器设计
第5章 Quartus II使用进阶
5.1 设计输入与约束
5.1.1 预备知识
5.1.2 设计输入
5.1.3 设计约束
5.2 编译
5.2.1 综合
5.2.2 布局布线
5.3仿真与硬件验证
5.3.1 仿真
5.3.2 SignalTap II在系统分析工具
5.4 Altera的IP Core
第6章 Wuartus II与第三方EDA工具
6.1 Quartus II对第三方EDA工具的支持
6.1.1 Quartus 11支持的第三方EDA工具
6.1.2 Quartus II与第三方EDA工具协同设计流程
6.2 Synplify／synplify Pro综合工具
6.2.1 Synplify Pro驱动的设计流程
6.2.2 Quartus II驱动的设计流程
6.3 ModelSim仿真工具
6.3.1 使用ModelSim进行功能仿真
6.3.2 Altera仿真库的指定
6.3.3 Modelsim与Quartus II结合的仿真流程
第7章 LogicLock设计方法
7.1 LogicLOck简介
7.1.1 LogicLock区域
7.1.2 反标注布局布线信息
7.2 应用LogicLock方法设计流水线乘法器
7.2.1 开始前的准备
7.2.2 创建LogicLock区域
7.2.3 指定LogicLock区域的逻辑内容
7.2.4 反标注LogicLock区域
7.2.5 导出LogicL0ck约束
7.2.6 在顶层设计中使用导入LogicLock约束信息
7.2.7 查看LogicLock设计结果
第8章 DSP Builder设计工具
8.1 DSP Builder设计流程
8.1.1 Matlab／Simulink简介
8.1.2 DSP Builder设计流程
8.2 简单的DSP Builder设计实例
8.2.1 设计内容
8.2.2 建立Simulink模型
8.2.3 系统级仿真
8.2.4 使用ModelSim进行RTL仿真
8.2.5 自动完成综合适配流程
8.2.6 手动流程下的设计综合
8.2.7 使用Quartus II进行时序仿真
8.2.8 将DsP Builder设计作为模块调用
8.3 DSP Builder设计规则
8.3.1 DSP Builder命名规范
8.3.2 位宽设计规则
8.3.3 关于数据转换的说明
8.3.4 频率设计规则
8.3.5 Goto和From模块
8.3.6 层次化设计
8.4 在DsP Builder中使用IP核
第9章 Nios II SoPc嵌入式系统设计
9.1 Nios II处理器简介
9.1.1 Nios II软核处理器的特性
9.1.2 使用Nios II实现SOPC的特点
9.2 简单SOPC设计实例
9.2.1 SOPC设计流程
9.2.2 设计内容及步骤
9.2.3 建立Quartus II工程
9.2.4 使用SOPC Builder创建NiosII硬件系统
9.2.5 编译Nios II系统并配置到目标器件
9.2.6 使用Nios II IDE开发软件系统
9.3 基于HAL的软件开发
9.3.1 使用HAL开发Nios II软件程序
9.3.2 HAL设计实例
9.4 Microc／OS-II基础
9.5 用户自定义元件
9.5.1 用户自定义元件开发流程
9.5.2 自定义PWM元件
9.6 用户自定义指令
9.6.1 用户自定义指令开发流程
9.6.2 自定义指令实例
参考文献
光盘说明