丛书序
前言
第1章 组合逻辑的Verilog HDL实现
1.1 基末逻辑器件的Verilog HDL门级描述
1.2 组合逻辑电路的Verilog HDL描述
第2章 时序电路的Verilog HDL实现
2.1 D触发器
2.2 锁存器
2.3 简单时序电路的Verilog描述
2.4 利用状态机设计较复杂的时序电路
第3章 Verilog程序的ModelSim仿真
3.1 激励程序的编写
3.2 ModelSim仿真
第4章 可综合的Verilog语言
4.1 Verilog语言描述与综合实现的关系
4.2 Verilog语言的编码风格
4.3 可编辑逻辑器件
4.4 可综合的Verilog语言
第5章 Verilog在扩频通信中的应用
5.1 pn码产生器
5.2 串行pn码捕获
第6章 数字信号基带处理的Verilog实现
6.1 卷积编码
6.2 基带成形
6.3 FIR滤波器
6.4 自动增益控制
6.5 时钟分频
6.6 异步串口通信及UART实现
6.7 扩频调制
6.8 差分编码
第7章 全数字调制的Verilog实现
……
第8章 全数字解调的Verilog实现
第9章 离散傅里叶变换的Verilog实现
参考文献