数字系统测试

定　价：¥89.00

作　者：	（美）查（Jha，N.）等著，王新安等译
出版社：	电子工业出版社
丛编项：
标　签：	人工智能

购买这本书可以去

ISBN：	9787121045424	出版时间：	2007-06-01	包装：	平装
开本：	16开	页数：	704	字数：

内容简介

　　在半导体集成电路的设计与制造过程中，测试的重要性越来越突出，有关数字系统测试方面的书籍也不断出现，《数字系统测试》是这些书籍中内容十分全面丰富的一本。《数字系统测试》系统地介绍了数字系统测试相关方面的知识，包括基础内容方面的自动测试向量生成、可测性设计、内建自测试等，高级内容方面包括IDDQ测试、功能测试、延迟故障测试、CMOS测试、存储器测试以及故障诊断等，并论述了最新的测试技术，包括各种故障模型的测试生成、集成电路不同层次的测试技术以及系统芯片的测试综合等，其内容涵盖了当前数字系统测试与可测试性设计方面的基础知识与研究现状等。《数字系统测试》可作为高等学校计算机、微电子、电子工程等专业的高年级本科生和研究生的教材与参考书，也可供从事相关领域工作，特别是集成电路设计与测试的科研与工程技术人员参考。

作者简介

　　Niraj Jha是普林斯顿大学电气工程系的教授，同时是嵌入式系统芯片设计中心的负责人，他目前的研究工作集中在嵌入式系统芯片的综合与测试方面。他是IEEE会士，《IEEE VLSI系统学报》（IEEE Transactions on VLSI Systems）和《电子测试：理论与应用杂志》（Journal of Electronic Testing： Theory and Aplications， JETTA）的副主编，同时因研究工作出色是美国电报电话公司（AT＆T）基金奖和日本电器公司（NEC）导师奖的获得者。

图书目录

内容简介
序
出版说明
译者序
序言
第1章绪论
1.1 故障及其表现
1.2 故障分析
1.3 测试分类
1.4 故障覆盖率要求
1.5 测试经济学
小结
习题
参考文献
第2章故障模型
2.1 电路的不同抽象层次
2.2 不同抽象层次的故障模型
2.3 归纳故障分析
2.4 故障模型间的关系
小结
习题
参考文献
第3章组合逻辑与故障模拟
3.1 简介
3.2 预备知识
3.3 逻辑模拟
3.4 故障模拟基础
3.5 故障模拟方式
3.6 近似的低复杂度故障模拟
小结
补充阅读材料
习题
参考文献
第4章组合电路的测试生成
4.1 简介
4.2 复合电路表示与值系统
4.3 测试生成基础
4.4 蕴涵
4.5 结构化测试生成算法：预备知识
4.6 特定的结构化测试生成情况
4.7 非结构化测试生成技术
4.8 测试生成系统
4.9 减少测试中散热和噪声的测试生成
小结
补充阅读材料
习题
附录4.A 蕴涵过程
参考文献
第5章时序电路的测试向量自动生成
5.1 时序ATPG方法与故障的分类
5.2 故障压缩
5.3 故障模拟
5.4 同步电路的测试生成
5.5 异步电路的测试生成
5.6 测试压缩
小结
补充阅读材料
习题
参考文献
第6章 /DDQ测试
6.1 简介
6.2 组合ATPG
6.3 时序ATPG
6.4 组合电路的故障诊断
6.5 内建电流检测器
6.6 基于电流检测测试的先进概念
6.7 /DDQ测试的经济学
小结
补充阅读材料
习题
参考文献
第7章功能测试
7.1 通用测试集合
7.2 伪穷举测试
7.3 重复逻辑阵列测试
小结
补充阅读材料
习题
参考文献
第8章延迟故障测试
8.1 简介
8.2 组合测试生成
8.3 组合故障模拟
8.4 组合延迟故障诊断
8.5 时序测试生成
8.6 时序故障模拟
8.7 延迟故障测试的缺陷与补救方法
8.8 非常规的延迟故障测试技术
小结
补充阅读材料
习题
参考文献
第9章 CMOS测试
9.1 动态CMOS电路的测试
9.2 静态CMOS电路的测试
9.3 健壮性可测性设计
小结
补充阅读材料
习题
参考文献
第10章故障诊断
10.1 简介
10.2 符号与基本定义
10.3 用于诊断的故障模型
10.4 因果诊断
10.5 果因诊断
10.6 诊断的向量生成
小结
补充阅读材料
习题
参考文献
第11章可测试性设计
11.1 引言
11.2 扫描设计
11.3 部分扫描
11.4 扫描链的组织和应用
11.5 边界扫描
11.6 其他测试目标的可测试行设计
小结
补充阅读材料
习题
参考文献
第12章内建自测试
12.1 简介
12.2 测试向量生成器
12.3 测试长度估算
12.4 改善可测性的测试点
12.5 对给定电路定制向量生成器
12.6 响应压缩
12.7 线性压缩的混淆现象分析
12.8 BIST方法学
12.9 原位内建自测试方法学
12.10 基于扫描的BIST方法
12.11 延迟故障测试的：BIST
12.12 减少开关动作的BIST技术
小结
补充阅读材料
习题
参考文献
第13章可测试性综合
13.1 固定故障可测试性的组合逻辑综合
13.2 延迟故障可测试性的组合逻辑综合
13.3 固定故障可测试性的时序逻辑综合
13.4 延迟故障可测试性的时序逻辑综合
小结
补充阅读材料
习题
参考文献
第14章存储器测试
14.1 存储器测试的目标
14.2 存储器芯片的建模
14.3 简化的功能故障
14.4 传统测试
14.5 行程测试
14.6 伪随机存储器的测试
小结
习题
参考文献
第15章高级测试综合
15.1 简介
15.2 RTL测试生成
15.3 RTL故障仿真
15.4 RTL的可测性设计
15.5 RTL的内建自测试
15.6 可测试性的行为改进
15.7 可测试性的行为综合
小结
补充阅读材料
习题
参考文献
第16章系统芯片的测试综合
16.1 简介
16.2 核级测试
16.3 核测试访问
16.4 核测试包
小结
补充阅读材料
习题
参考文献