FPGA嵌入式系统设计

第1章 FPGA实现嵌入式系统概述
1.1 嵌入式系统概述
1.1.1 嵌入式系统的组成
1.1.2 嵌入式片上系统
1.2 FPGA嵌入式系统的特性
1.2.1 FPGA的基本特性
1.2.2 FPGA实现嵌入式系统的优势
1.2.3 FPGA DSP嵌入式系统
1.2.4 FPGA微处理器嵌入式系统
第2章 嵌入式系统设计
2.1 数字系统的抽象表示
2.2 系统设计的方法
2.3 基于模型的系统设计方法
2.4 IP核
2.5 电子系统级——ESL设计
2.6 AccelDSP软件工具
第3章 VHDL及编程技巧
3.1 VHDL简介
3.1.1 关于VHDL
3.1.2 VHDL代码的可综合性
3.1.3 用VHDL语言设计的流程
3.1.4 设计样例
3.2 VHDL代码基本结构
3.2.1 用户定义及库声明
3.2.2 实体(ENTITY)描述
3.2.3 结构体(构造体ARCHITECTURE)描述
3.2.4 基本对象、数据类型及运算符
3.2.5 并行语句结构
3.2.6 顺序语句结构
3.2.7 子程序及其引用
3.2.8 包集合与库
3.2.9 元器件配置
3.2.10 电路设计实例
3.3 VHDL编码风格
3.3.1 用VHDL语言设计时提高硬件综合效率的主要策略
3.3.2 优化系统速度的删.语言设计策略
3.3.3 面积优化的VHDL语言设计策略
3.3.4 提高设计性能的编程技巧
3.4 VHDL设计例程参考
第4章 FPGA的功能块硬核
4.1 系统设计的同步时钟
4.1.1 同步设计基本原理
4.1.2 SoC中的PLL
4.2 FPGA时钟电路
4.2.1 Xesium全局时钟
4.2.2 数字时钟管理(DCM)
4.2.3 相位匹配时钟分频器(PMCD)
4.2.4 ChipSync源同步
4.2.5 RocketIO高速串行接口
4.3 系统设计的逻辑资源
4.3.1 逻辑资源的组成结构
4.3.2 查找表(LUT)的逻辑功能
4.3.3 存储元件
4.4 系统芯片的存储器
4.4.1 片内RAM
4.4.2 分布RAM
4.4.3 块RAM
4.4.4 片外存储器接口
4.5 输入/输出模块
4.5.1 输入/输出接口标准
4.5.2 数字控制阻抗(Digitally Control Impendance，DCI)
4.5.3 输入/输出数据寄存器
4.5.4 数据的SERDES
第5章 数字系统设计流程(XiIinx ISE8.1i简明教程)
5.1 ISE Foundation软件简介
5.1.1 Xilinx ISE8.1i软件特性
5.1.2 ISE8.1i软件的安装和使用环境
5.1.3 FPGA设计流程
5.2 用VHDL语言设计输入
5.2.1 创建一个新工程
5.2.2 创建一个VHDL代码的计数器源文件
5.2.3 利用计数器模板向导生成VHDL源代码设计
5.3 设计综合
5.3.1 查看综合报告
5.3.2 查看综合后的RTL视图
5.3.3 综合工具高级选项
5.4 设计仿真.
5.4.1 功能仿真(Behavioral Sirnulation)
5.4.2 时序仿真(Post Route Simulation，布局、布线后仿真)
5.5 设计实现
5.5.1 转换(Translate)、映射(Map)和布局、布线(Place&Route)
5.5.2 设计实现的运行步骤
5.6 CPLD／1jPGA编程
5.6.1 JTAG编程
5.6.2 Xilinx-FPGA串、并行主／从模式编程
5.7 ISE8.1i高级设计技巧
5.7.1 布局、布线器(Floorplanner)
5.7.2 约束编辑器(USER Constraints FAitoI)
5.7.3 FA编辑器(EPGA Editor)
5.7.4 片内逻辑分析仪工具——ChipScopeTM Pro 8.1i的使用
第6章 FPGA DSP嵌入式系统
6.1 DSP的一般特性
6.2 FPGA实现DSP
6.3 FPGA的DSP硬件资源
6.3.1 逻辑资源的DSP特性
6.3.2 乘法器专用模块
6.3.3 DSP专用模块
6.4 FPGA实现DSP的结构变换
6.4.1 迭代限界(Iteration bound)
6.4.2 重新定时(Retiming)
6.4.3 流水线
6.4.4 并行处理。
6.5 FPGA实现DSP的算法变换
6.5.1 “分布算法”
6.5.2 CORl3IC算法变换
6.5.3 CIC(Cascaded Integrator Comb)滤波器
6.6 FPGA的DSP应用
6.6.1 MAC引擎的FIR滤波器
6.6.2 完全并行的滤波器结构
6.6.3 转置FIR滤波器
6.6.4 抽取滤波器和插值滤波器
6.6.5 多相滤波器
第7章 FPGA DSP嵌入式系统设计
7.1 设计流程概述
7.2 FPGA设计DSP技术
7.2.1 浮点数与定点数的表示与转换
7.2.2 采样周期的设置
7.3 System Generator的基本模块
7.3.1 System Generator模块
7.3.2 Black Box模块
7.3.3 ModelSim模块
7.3.4 Gateway In模块和Gateway Out模块
7.3.5 Concat模块、Cxmvert模块、Reinterpret模块和Slice模块
7.3.6模块通用属性
7.4 设计FIR滤波器
7.4.1 产生FIR滤波器的系数
7.4.2 输入FIR滤波器系数
7.4.3 在Simulink中仿真FIR滤波器
7.4.4 完成FIR滤波器设计
7.4.5 实现FIR滤波器
7.4.6 利用资源估计器估计设计
7.4.7 执行硬件在环路中的校验
7.4.8 连接演示板，通过Simulink仿真FIR设计
7.5 利用协同仿真校验MAC FIR滤波器
7.5.1 产生MAC FIR核
7.5.2 编写.Black：Box模块封装文件
7.5.3 为HDL协同仿真完成MAC FIR的设计
7.5.4 连接Black Box图标
7.5.5 执行HDL协同仿真
7.5.6 执行硬件在环路校验
7.5.7 连接演示板，通过Simulink仿真MAC FIR设计
7.6 设计MAC FIR滤波器
7.6.1 分析系数
7.6.2 添加控制逻辑并对它参数化
7.6.3 添加双口RAM
7.6.4 在数据端口添加填充位和去填充位
7.6.5 完成MAC FIR设计
7.6.6 用各种信源测试设计
7.6.7 实现MAC FIR设计
7.6.8 执行硬件在环路校验
第8章 FPGA嵌入式处理器
8.1 MicroB]18ze微处理器软核
8.1.1 MicroIBl8ze嵌入软核
8.1.2 流水线结构
8.1.3 存储器结构
8.1.4 指令Cache和数据Cache
8.2 嵌入式系统开发包——EDK
8.2.1 EDK(Embedded Development Kit)
8.2.2 XPS(Xilinx Platform Studio)
8.2.3 基本系统构造(BSB)向导
8.3 微处理器系统硬件设计
8.3.1 硬件设计环境
8.3.2 存储器组合
8.3.3 总线结构
8.3.4 IP核
8.3.5 硬件设计结果
8.3.6 硬件设计实现
8.4 嵌入式处理器软件设计
8.4.1 GNLJ工具
8.4.2 器件驱动
8.4.3 中断
8.4.4 库
8.5 MicroBlaze诊断环境
8.5.1 GNU Debugger—GDB工具
8.5.2 Xilinx Microprocessor Debugger，XMD
8.6 XPS软件开发包(SDK)
第9章 FPGA嵌入式微处理器设计
9.1 设计流程概述
9.2 EDK软件安装
9.3 FPGA嵌入式处理器硬件设计
9.3.1 硬件设计——利用基本系统构造框架
9.3.2 硬件设计——利用Add／Edit Cores
9.3.3 硬件设计——添加定制的IP
9.4 FPGA嵌入式处理器软件设计
9.4.1 软件设计——编写基本应用软件
9.4.2 软件设计——编写高级应用软件
9.4.3 软件开发包SDK
9.5 MicroBlaze FIR协处理器设计
9.5.1 产生FSL IP核
9.5.2 开发FSL IP核
9.5.3 输入FSL IP核
9.5.4 MicroBlaze FIR协处理器
附录A sysytem.mhs文件
参考文献