数字逻辑

出版说明前言第1章 数制与码制 1.1 数制 1.1.1 进位计数制 1.1.2 二进制 1.1.3 任意进制数转换为十进制数 1.1.4 十进制数转换为任意进制数 1.2 带符号数的表示 1.2.1 原码及其运算 1.2.2 反码及其运算 1.2.3 补码及其运算 1.2.4 符号位扩展 1.3 数的浮点表示 1.4 数和字符的编码 1.4.1 BCD编码 1.4.2 格雷码 1.4.3 字符编码 1.4.4 奇偶校验码 1.5 习题第2章 逻辑代数 2.1 基本概念 2.1.1 逻辑代数的定义 2.1.2 逻辑代数的基本运算 2.1.3 逻辑代数的复合运算 2.2 重要规则 2.3 逻辑函数的表达形式 2.4 逻辑函数的基本形式和标准形式 2.5 代数化简法 2.6 卡诺图化简法 2.6.1 卡诺图的结构 2.6.2 卡诺图的填入 2.6.3 卡诺图的性质 2.6.4 用卡诺图化简逻辑函数 2.6.5 含有无关项的化简 2.7 习题第3章 集成门电路 3.1 正逻辑和负逻辑 3.2 TTL门电路 3.2.1 TTL与非门 3.2.2 TTL逻辑门的外特性 3.2.3 集电极开路输出门(OC门)和三态输出门(TS门) 3.3 CMOS集成逻辑门电路 3.3.1 CMOS反相器(非门) 3.3.2 CMOS与非门 3.3.3 CMOS或非门 3.3.4 CMOS三态门 3.3.5 CMOS漏极开路输出门(OD门) 3.3.6 CMOS传输门 3.4 习题第4章 组合逻辑电路 4.1 组合逻辑电路的分析 4.1.1 组合电路的分析步骤 4.1.2 组合电路的分析举例 4.2 组合逻辑电路设计 4.2.1 设计步骤 4.2.2 设计举例 4.3 加法器 4.3.1 半加器和全加器 4.3.2 加法器模块 4.3.3 加法器的应用 4.4 数值比较器 4.4.1 一位数值比较器 4.4.2 四位数值比较器 4.4.3 集成比较器的应用 4.5 编码器和译码器 4.5.1 编码器 4.5.2 译码器 4.6 数据选择器和数据分配器 4.6.1 数据选择器 4.6.2 数据分配器 4.7 组合逻辑电路中的竞争与冒险 4.7.1 竞争和冒险现象 4.7.2 怎样判定电路中有无险象 4.7.3 险象的消除和减弱 4.8 习题第5章 触发器 5.1 基本RS触发器 5.1.1 用与非门构成的基本RS触发器 5.1.2 用或非门构成的基本RS触发器 5.2 钟控触发器(锁存器) 5.2.1 钟控RS触发器 5.2.2 钟控(电平型)D触发器 5.3 主从触发器 5.3.1 主从RS触发器 5.3.2 主从JK触发器 5.4 边沿触发器 5.4.1 边沿(维持-阻塞)D触发器 5.4.2 边沿JK触发器 5.5 集成触发器 5.5.1 集成D触发器 5.5.2 集成JK触发器 5.6 其他功能的触发器 5.6.1 T触发器 5.6.2 T’触发器(翻转触发器) 5.7 各类触发器的相互转换 5.7.1 JK触发器转换为D、T、T’和RS触发器 5.7.2 D触发器转换为JK、T、T’和RS触发器 5.8 触发器的应用 5.8.1 消颤开关 5.8.2 分频和双相时钟的产生 5.8.3 异步脉冲同步化 5.9 集成触发器的参数 5.9.1 触发器的静态参数 5.9.2 触发器的动态参数 5.10 习题第6章 同步时序逻辑电路 6.1 时序逻辑电路的结构和类型 6.1.1 时序逻辑电路的结构和特点 6.1.2 时序逻辑电路分类 6.2 同步时序逻辑电路的分析 6.2.1 分析步骤 6.2.2 分析举例 6.3 同步时序逻辑电路的设计 6.3.1 设计步骤 6.3.2 建立原始状态图(或状态表) 6.3.3 状态化简 6.3.4 状态分配 6.3.5 同步时序电路设计举例 6.4 计数器及其应用 6.4.1 计数器的特点和分类 6.4.2 n位二进制计数器 6.4.3 十进制计数器 6.4.4 利用反馈归零法和反馈置数法构成任意进制计数器 6.4.5 计数器容量的扩展 6.5 寄存器 6.5.1 锁存器 6.5.2 基本寄存器 6.5.3 移位寄存器 6.5.4 移位寄存器型计数器 6.6 习题第7章 异步时序逻辑电路 7.1 脉冲异步时序逻辑电路 7.1.1 脉冲异步时序逻辑电路的分析 7.1.2 脉冲异步时序逻辑电路的设计 7.2 电平异步时序电路 7.2.1 电平异步电路的分析 7.2.2 电平异步电路中的竞争与险象 7.2.3 电平异步时序电路设计 7.3 中规模异步计数器的原理与应用 7.4 习题第8章 可编程逻辑电路 8.1 概述 8.2 只读存储器 8.3 可编程逻辑阵列 8.4 可编程阵列逻辑 8.5 通用阵列逻辑 8.6 现场可编程门阵列 8.7 复杂可编程逻辑器件 8.8 硬件描述语言 8.8.1 ABEL硬件描述语言 8.8.2 Verilog HDL硬件描述语言 8.8.3 VHDL硬件描述语言 8.9 习题 第9章 脉冲波形的产生与整形 9.1 概述 9.2 555定时器 9.2.1 555定时器内部结构 9.2.2 555定时器基本功能 9.3 用555构成自激多谐振荡器 9.3.1 电路结构 9.3.2 工作原理 9.4 用逻辑门构成的自激多谐振荡器 9.5 石英晶体振荡器 9.6 单稳态触发器 9.6.1 用555构成的单稳态触发器 9.6.2 集成单稳态触发器 9.6.3 单稳态触发器的应用 9.7 施密特触发器 9.7.1 用555构成施密特触发器 9.7.2 施密特触发器的应用 9.8 习题