纳米芯片学

第1章 微米芯片
　　1.1 引言
　　1.2 电子管的发明
　　1.3 晶体管的发明
　　1.4 微米芯片
　　1.4.1 微米芯片的诞生
　　1.4.2 电子器件百年史
　　1.4.3 微米芯片实例
　　
　　1.5 Moore定律
　　1.6 材料的选择
　　1.7 器件结构的创新
　　1.7.1 微米芯片的关键技术
　　1.7.2 双极型晶体管
　　1.7.3 异质结双极型晶体管
　　1.7.4 MOS场效应晶体管
　　1.7.5 异质结场效应晶体管
　　1.7.6 双极-CMOS器件
　　
　　1.8 制造技术的创新
　　1.8.1 薄膜制备技术
　　1.8.2 图形发生技术
　　1.8.3 双极-CMOS技术工程
　　
　　第2章 MOS纳米芯片
　　2.1 引言
　　2.2 特征长度
　　2.3 MOS纳米芯片的发展
　　2.4 MOS纳米芯片的基本技术工程
　　2.4.1 双阱工程
　　2.4.2 浅槽隔离工程
　　2.4.3 多晶硅栅工程
　　2.4.4 轻掺杂源／漏区注入工程
　　2.4.5 侧墙形成工程
　　2.4.6 高掺杂源／漏区注人工程
　　2.4.7 接触孔金属形成工程
　　2.4.8 互连工程
　　
　　2.5 180 nm技术节点纳米芯片
　　2.6 130 nm技术节点纳米芯片
　　2.6.1 双阈值电压CMoS芯片
　　2.6.2 高密度Etoxtm快闪存储器
　　
　　2.7 90 nm技术节点纳米芯片
　　2.7.1 应变硅CMoS晶体管
　　2.7.2 90 nm技术节点纳米芯片的互连
　　2.7.3 90 nm技术节点纳米芯片实例
　　
　　2.8 65 nm技术节点纳米芯片
　　2.8.1 增强型应变硅CMOS晶体管
　　2.8.2 193 nm波长和交互相移掩膜相结合的光刻技术
　　2.8.3 65 nm技术节点互连
　　2.8.4 65 nm技术节点原型纳米芯片
　　
　　2.9 45 nm、32 nm、22 nm技术节点纳米芯片
　　2.10 数字和模拟兼容纳米芯片
　　2.10.1 电路和工艺流程
　　2.10.2 高压RF模拟CMoS
　　2.10.3 SiGe HBT
　　2.10.4 无源元件
　　2.10.5 测试电路
　　
　　第3章 纳米芯片的候选器件和工程技术
　　3.1 引言
　　3.2 MOS纳米器件发展中的关键制约因素
　　3.3 ITRS建议的非经典候选MOS纳米晶体管
　　3.3.1 增强输运CMOS纳米晶体管
　　3.3.2 超薄体SOI CMoS纳米晶体管
　　3.3.3 源和漏电极工程
　　3.3.4 N栅（N>2）MoSFET
　　3.3.5 双栅MoSFET
　　
　　3.4 Intel研究的非经典候选MOs纳米晶体管
　　3.4.1 候选三栅MOS纳米晶体管
　　3.4.2 候选纳米线MOS晶体管
　　3.4.3 候选纳米管MOS晶体管
　　3.4.4 候选Ⅲ-V FEt器件
　　
　　3.5 非MOS候选纳米器件
　　3.5.1 光子晶体器件
　　3.5.2 快速单磁通量子器件
　　3.5.3 自旋器件
　　
　　3.6 控制栅革新工程
　　3.6.1 栅氧的按比例缩小
　　3.6.2 高志介质材料
　　3.6.3 金属栅
　　3.6.4 候选纳米器件中高K栅介质和金属栅的作用
　　
　　3.7 源和漏革新工程
　　3.7.1 源／漏工程
　　3.7.2 超浅结的形成
　　3.7.3 SDE的按比例缩小
　　3.7.4 最小的SDE对栅的交叠
　　3.7.5 最小化的SDE结深
　　
　　3.8 沟道和衬底革新工程
　　3.8.1 倒掺杂阱工程
　　3.8.2 SSRW的基本原理
　　3.8.3 Halo工程
　　3.8.4 Halo阱工程杂质剖面的基本原理
　　3.8.5 电源电压和阈值电压的选择因素
　　3.8.6 绝缘层上的Si单晶衬底
　　3.8.7 高迁移率沟道工程
　　
　　3.9 互连革新工程
　　3.9.1 互连对时间延迟和功耗的影响
　　3.9.2 互连的低k介质膜
　　3.9.3 Cu互连
　　3.9.4 65 nm和45nm技术节点的互连
　　3.9.5 可能的候选互连
　　3.10 光刻革新工程
　　3.11 清洗革新工程
　　3.12 非传统纳米芯片制造技术
　　3.13 纳米芯片制造技术评述
　　
　　第4章 候选纳米电子器件原理
　　4.1 引言
　　4.2 MOS器件物理梗要
　　4.2.1 能带论概念和载流子迁移率
　　4.2.2 经典MOS器件物理概要
　　4.2.3 MOS纳米晶体管中沟道原子数
　　4.2.4 非经典MOS纳米晶体管的量子效应
　　
　　4.3 MOS器件准2D分析模型
　　4.3.1 超短沟道效应
　　4.3.2 准2D分析模型
　　
　　4.4 弹道纳米MOS器件理论
　　4.4.1 器件物理
　　4.4.2 精简分析模型
　　4.4.3 分子场效应晶体管
　　4.4.4 分析和讨论
　　
　　4.5 纳米MOS器件精简分析散射模型
　　4.5.1 精简分析散射模型
　　4.5.2 背散射系数
　　4.5.3 精简分析散射模型的检验
　　4.5.4 分析和讨论
　　
　　4.6 共振隧穿器件原理
　　4.6.1 双势垒结构
　　4.6.2 双势垒结构传输系数
　　4.6.3 隧穿时间
　　4.6.4 RTD的电流特性
　　4.6.5 多峰谷RTD
　　4.6.6 共振隧穿双极晶体管
　　4.6.7 多态共振隧穿双极晶体管
　　4.6.8 共振隧穿热电子晶体管
　　4.6.9 超晶格基区晶体管
　　4.6.10 共振隧穿模式中的单电子晶体管
　　4.6.11 共振隧穿效应电路
　　
　　第5章 候选纳米芯片
　　5.1 引言
　　5.2 散热能力是电子型纳米芯片的最终限制
　　5.2.1 按比例缩小规则的预测和Heisenberg／SNL模型
　　5.2.2 逻辑开关的物理模型
　　5.2.3 散热的限制
　　5.2.4 理论模型和现实的比较
　　
　　5.3 候选存储器
　　5.3.1 候选存储器的分类和性能
　　5.3.2 浮体DRAM
　　5.3.3 单电子与少数几个电子存储器
　　5.3.4 3D可编程存储器
　　5.3.5 分子存储器
　　5.3.6 相变存储器
　　5.3.7 铁电存储器FeRAM
　　5.3.8 磁存储器MRAM
　　5.3.9 电阻随机存储器RRAM
　　5.3.10 静态数据存储器ESTOR
　　
　　5.4 候选逻辑电路
　　5.4.1 共振隧穿器件RTD
　　5.4.2 量子蜂窝式自动装置QCA
　　5.4.3 量子线器件QWD
　　5.4.4 单电子器件SED
　　5.4.5 单分子器件SMD
　　5.4.6 快速单磁通量子器件RSFQD
　　5.4.7 自旋器件SD
　　
　　5.5 候选体系机构
　　5.5.1 纳米尺度蜂窝式阵列平行格栅
　　5.5.2 过错容忍体系机构
　　5.5.3 由生物学获得灵感的体系机构
　　5.5.4 相干量子计算
　　
　　5.6 候选纳米材料
　　5.6.1 候选纳米材料的性质
　　5.6.2 候选纳米材料的综合
　　5.6.3 候选纳米材料的表征
　　
　　5.7 候选纳米芯片的评估
　　5.7.1 功能比较
　　5.7.2 临界评论
　　5.7.3 风险评估
　　附录 缩写和英汉对照
　　主要符号表