译者序
前言
第一部分 处理器综述
第1章 常规的处理器
1.1 本章目标
1.2 处理器的组成
1.3 时钟速率
1.4 乱序执行处理器
1.5 芯片多线程
1.6 执行管道
1.6.1 指令时延
1.6.2 装入/存储管道
1.6.3 整型操作管道
1.6.4 分支管道
1.6.5 浮点管道
1.7 高速缓存
1.8 系统交互
1.8.1 带宽与时延
1.8.2 系统总线
1.9 虚拟内存
1.9.1 概述
1.9.2 TLB和页面大小
1.10 内存的索引和标记
1.11 指令集架构
第2章 SPARC家族
2.1 本章目标
2.2 UltraSPARC家族
2.2.1 SPARC体系结构的历史
2.2.2 UlltraSPARC处理器
2.3 SPARC指令集
2.3.1 SPARC指令集简介
2.3.2 整数寄存器
2.3.3 寄存器窗
2.3.4 浮点寄存器
2.4 32位和64位代码
2.5 U1ltraSPARCⅢ系列处理器
2.5.1 CPU的核心
2.5.2 与内存的通信
2.5.3 预取
2.5.4 数据高速缓存不命中时装入操作的停顿
2.5.5 基于UltraSPARCⅢ的系统
2.5.6 全存储顺序
2.6 U1traSPARC T1
2.7 UltraSPARC T2
2.8 SPARC64Ⅵ
第3章 x64处理器家族
3.1 本章目标
3.2 x64处理器家族
3.3 x86处理器:CISC和RISC
3.4 字节顺序
3.5 处理器指令格式
3.6 寄存器
3.7 指令集扩展与浮点计算
3.8 内存操作顺序
第二部分 开发工具
第4章 信息工具
4.1 本章目标
4.2 报告系统配置的工具
4.2.1 简介
4.2.2 报告一般系统信息
4.2.3 启用虚拟处理器
4.2.4 通过处理器的集合或者绑定来控制处理器的使用
4.2.5 报告硬件支持的指令集
4.2.6 报告硬件支持的TLB
……
第三部分 优化技术
第四部分 线程化和吞吐量
第五部分 总述