数字系统电子自动化设计教程

第1章  绪论
§1.1  数字系统电子自动化设计和PLD的发展概况
1.1.1  数字系统电子自动化设计的历程
1.1.2  可编程逻辑器件的发展概述
§1.2  可编程逻辑器件的基本结构
1.2.1  简单可编程逻辑器件（SPLD）的基本结构
1.2.2  PAL的原理与使用
1.2.3  GAL的原理与特点
§1.3  可编程ASIC及其特点
1.3.1  可编程ASIC简介
1.3.2  可编程ASIC的特点及发展
§1.4  可编程逻辑器件的分类
1.4.1  按互连特性分类
1.4.2  按编程方法分类
1.4.3  按器件结构的复杂程度分类
1.4.4  PLD的主流厂商及主要产品简介
第2章  现代可编程逻辑器件
§2.1  概述
§2.2  Altera的典型可编程逻辑器件
2.2.1  FLEXlOK系列
2.2.2  MAX7000系列
§2.3  Altera器件的边界扫描测试
2.3.1  引言
2.3.2  IEEE 1149.1—1990边界扫描测试的结构
2.3.3  边界扫描寄存器
2.3.4  JTAG BST操作模式控制
2.3.5  JTAG BST操作的使能及原则
2.3.6  边界扫描描述语言（PSDL）
§2.4  可编程逻辑器件设计中的基本问题及使用该器件的工作条件
2.4.1  引言
2.4.2  可编程逻辑器件设计中的若干基本问题
2.4.3  可编程逻辑器件的工作要求
§2.5  Altera器件的配置与下载
2.5.1  引言
2.5.2  ByteBlaster并口下载电缆及使用
2.5.3  BitBlaster串行下载电缆及使用
第3章  现代数字系统设计
§3.1  概述
§3.2  现代数字系统的设计方法
3.2.1  ASM图的图形符号
3.2.2  ASM图的硬件实现
3.2.3  用ASM图设计小型数字系统
§3.3  用寄存器传输语言（RTL）实现数字系统简述
§3.4  数字系统的自动化设计流程
3.4.1  自顶向下的设计方法
3.4.2  数字系统自动化设计的流程
3.4.3  在系统编程技术（ISP）
第4章  VHDL语言基础
§4.1  硬件描述语言概述
§4.2  VHDL语言数据类型及运算操作符
4.2.1  VHDL语言的标识符
4.2.2  VHDL语言中的对象
4.2.3  VHDL语言的数据类型
4.2.4  VHDL语言的运算操作符
§4.3  VHDL语言程序结构
4.3.1  实体
4.3.2  构造体
4.3.3  库（Library）
4.3.4  包集合（Package）
4.3.5  配置（Configuration）
§4.4  VHDL语言的主要描述语句
4.4.1  顺序（Sequential）描述语句
4.4.2  并发（Concurrent）描述语句
第5章  可编程逻辑器件的开发系统
§5.1  概述
§5.2  Quartus Ⅱ开发系统
5.2.1  Quartus Ⅱ 6.0的安装及设计流程
5.2.2  Quartus Ⅱ软件的快捷键
5.2.3  VHDL文本设计输入的流程
5.2.4  原理图设计输入的流程
§5.3  Quartus Ⅱ开发系统使用进阶
5.3.1  编辑用户库
5.3.2  Altera公司的IP Core
5.3.3  在编译平面图中查看适配结果
5.3.4  由RTL Viewer观看电路结构
5.3.5  由Fechnology Map Viewer观看综合结果
第6章  逻辑电路设计实例
§6.1  组合逻辑电路设计
6.1.1  简单门电路设计
6.1.2  编码器、译码器电路设计
6.1.3  运算器电路设计
6.1.4  缓冲器电路设计
§6.2  时序逻辑电路设计
6.2.1  触发器电路设计
6.2.2  分频器电路设计
6.2.3  计数器电路设计
6.2.4  移位寄存器电路设计
§6.3  逻辑电路应用设计
6.3.1  应用设计实例一：数字密码锁设计
6.3.2  应用设计实例二：提升机松绳故障自动保护器设计
参考文献