EDA技术与Verilog设计

第1章　EDA技术概述
　1.1　EDA技术及其发展
　1.2　Top-down设计与IP核设计
　　1.2.1　Top-down设计
　　1.2.2、Bottom-up设计
　　1.2.3　IP复用技术与SOC
　1.3　EDA设计的流程
　　1.3.1输入
　　1.3.2综合
　　1.3.3适配
　　1.3.4仿真
　　1.3.5编程
　1.4　常用的EDA软件工具
　1.5　EDA技术的发展趋势
　习题
第2章　PLD器件
　2.1　概述
　2.2　PLD的分类
　　2.2.1　按集成度分类
　　2.2.2　按编程特点分类
　　2.2.3　按结构特点分类
　2.3　PLD的基本原理与结构
　2.4　低密度PLD的原理与结构
　2.5　CPLD的原理与结构
　　2.5.1　宏单元结构
　　2.5.2　典型CPLD的结构
　2.6　FPGA的原理与结构
　　2.6.1　查找表结构
　　2.6.2　典型FPGA的结构
　2.7　PLD器件的编程元件
　　2.7.1　熔丝型开关
　　2.7.2　反熔丝型开关
　　2.7.3　浮栅编程元件
　　2.7.4　基于SRAM的编程元件
　2.8　边界扫描测试技术
　2.9　在系统编程
　2.10　FPGA／CPLD器件概述
　　2.10.1　Lattice的FPGA／CPLD
　　2.10.2　Xilinx的FPGA／CPLD
　　2.10.3　Altera的FPGA／CPLD
　2.11　PLD的发展趋势
　　习题
第3章　典型FPGA／CPLD的结构与配置
　3.1　Stratix高端FPGA系列
　　3.1.1　Stratix器件
　　3.1.2　StratixIl器件
　3.2　Cyclone低成本FPGA系列
　　3.2.1　Cyclone器件
　　3.2.2　Cyclone　Ⅱ器件
　3.3　ACEX　1K器件
　3.4典型CPLD器件
　　3.4.1　MAX　Ⅱ器件
　　3.4.2　MAX　7000器件
　3.5　FPGA／CPLD的配置
　　3.5.1　CPLD器件的配置
　　3.5.2　FPGA器件的配置
　习题
第4章　QuartusⅡ集成开发工具
　4.1　Quartus　Ⅱ原理图设计
　　4.1.1　半加器原理图输入
　　4.1.2　半加器编译与仿真
　　4.1.3　全加器设计与仿真
　4.2　QuartusⅡ文本设计
　　4.2.1　创建工程文件
　　4.2.2　编译与仿真
　4.3　QuartusⅡ的优化设置
　　4.3.1　Setting设置
　　4.3.2　分析与综合设置
　　4.3.3　优化布局布线
　　4.3.4　设计可靠性检查
　4.4　QuartusⅡ的时序分析
　……
第5章 Verilog初步设计
第6章 Verilog设计进阶
第7章 Verilog设计的层次与风格
第8章 宏功能模块设计
第9章 Verilog数字电路设计
第10章 设计的优化
第11章 仿真
第12章 Verilog语言的发展
第13章 数字设计实例
附录A 有关术语与缩略语
附录B Verilog HDL（IEEE Std 1364－1995）关键字
附录C Verilog HDL（IEEE Std 1364－2001）关键字
附录D Quartus Ⅱ支持的Verilog结构
附录E Synplify Pro／Synplify可综合的Verilog结构
附录F EDA实验系统简介
参考文献