流处理器研究与设计

第1章　绪论
1.1　VLSI技术的发展对处理器体系结构的影响
1.2　应用对体系结构提出的新要求
1.3　高性能体系结构面临新的挑战
1.3.1　专用处理器
1.3.2　通用微处理器
1.3.3　DSP与可编程的媒体处理器
1.4　新兴的流处理器
1.4.1　Imagine和Merrimac
1.4.2　CELL处理器
1.4.3　基于片上存储的VIRAM体系结构
1.4.4　片内多处理机体系结构的代表：RAW和TRIPS
1.4.5　流计算模型SCORE
1.4.6　新型流体系结构小结
第2章　流处理
2.1　流处理思想
2.2　硬件结构模型
2.2.1　解耦合计算和访存
2.2.2　多级存储层次
2.3　流处理实例及与向量处理的比较
2.4　小结
第3章　流处理器微体系结构
3.1　流体系结构设计思想
3.1.1　控制子系统
3.1.2　存储子系统
3.1.3　计算子系统
3.1.4　对外接口
3.2　流处理器的指令集设计技术
3.2.1　流级指令
3.2.2　kernel级指令
3.3　流处理器的流水线设计技术
3.3.1　核心指令执行流水线的组织结构
3.3.2　流数据访问流水线的组织结构
3.3.3　流水线的数据通路及其相关处理
3.4　流处理器计算子系统的设计
3.4.1　簇内寄存器文件系统
3.4.2　簇内交叉互连开关
3.4.3　运算单元 ALU和DSQ
3.4.4　计算簇内便笺存储器设计
3.4.5　计算簇间的通信单元设计
3.4.6　流IO单元设计
3.5　流处理器控制子系统的设计
3.5.1　核心指令控制逻辑
3.5.2　流指令控制逻辑
3.5.3　标量处理器核的控制逻辑
3.6　流处理器存储子系统的设计
3.6.1　流寄存器文件
3.6.2　Cache
3.6.3　DRAM存储器
3.7　流处理器核对外接口的设计
3.7.1　与标量处理器核的接口
3.7.2　多片流处理器核互连接口
3.7.3　片上总线接口
3.8　提高性能的优化设计讨论
3.8.1　条件流
3.8.2　片上索引流
3.8.3　软件流水
3.9　流处理器实例
3.9.1　用于数字媒体处理的流处理器Storm
3.9.2　用于科学计算的流处理器FT64
3.10　小结
第4章　流处理器协同机制
4.1　概述
4.2　软件协同控制机制
4.2.1　软件协同的工作原理
4.2.2　协处理中间件
4.3　硬件协同控制机制
4.3.1　异构核协同单元
4.3.2　协处理中间件
4.3.3　异构核协同任务的实现
4.4　异构核间的数据传输
4.4.1　分离片外存储空间
4.4.2　共享片外存储空间
4.5　小结
第5章　流编程模型与编译器
5.1　流编程模型
5.1.1　流级程序
5.1.2　核心程序
5.1.3　StreamC/KernelC语言
5.1.4　层次化的流编译器结构
5.2　核心级编译器设计
5.2.1　核心级编译器流程
5.2.2　VLIW调度
5.2.3　通信调度
5.2.4　寄存器分配
5.3　流级编译器设计
5.3.1　流级编译概述
5.3.2　流级编译的流程
5.3.3　流调度
5.4　其他流编程语言与编译环境
5.5　小结
第6章　流应用与编程
6.1　流应用概述
6.2　流应用的映射
6.2.1　程序特征分析
6.2.2　划分数据流图
6.2.3　计算核心的编写
6.2.4　流组织及其常用方法
6.3　媒体应用实例：高清H.264编码
6.3.1　H.264简介
6.3.2　流化平台介绍
6.3.3　H.264的流化实现
6.3.4　H.264的流化结果分析
6.4　科学计算实例：梅森素数求解法
6.4.1　梅森素数及其求解方法LUCAS
6.4.2　LUCAS-Lehmer法的流式实现
6.4.3　LUCAS流式算法在FT64上的性能分析和评测
6.5　小结
第7章　多核流处理器设计
7.1　流体系结构多维可扩展性
7.1.1　簇内扩展
7.1.2　簇间扩展
7.1.3　多核扩展
7.2　多核流体系结构
7.2.1　多核流体系结构的顶层硬件结构
7.2.2　流传输协议
7.2.3　流互连网络模块
7.3　TiSA多核流程序的设计与编译
7.3.1　面向多核的流程序设计
7.3.2　多核流程序的静态编译
7.4　流体系结构的多维扩展代价与性能
7.4.1　VLSI开销
7.4.2　性能效率
7.5　小结
第8章　未来流处理器研究
8.1　非规则流研究
8.2　编程模式研究
8.3　基于流模型的多核调度
8.4　通用领域的发展
8.5　其他的研究点
8.6　小结
参考文献