第1章 VHDL介绍
1.1 VHDL术语
1.2 在VHDL中描述硬件
1.3 Entity实体
1.3.1 结构体
1.3.2 并行信号赋值
1.3.3 事件安排
1.3.4 语句并行性
1.3.5 结构设计
1.3.6 顺序行为
1.3.7 进程语句
1.3.8 进程声明区域
1.3.9 进程语句部分
1.3.10 进程的执行
1.3.11 顺序语句
1.3.12 结构体选择
1.3.13 配置语句
1.3.14 配置的作用
本章小结
第2章 行为建模
2.1 行为建模入门
2.2 传输延迟与惯性延迟
2.2.1 惯性延迟
2.2.2 传输延迟
2.2.3 惯性延迟模型
2.2.4 传输延迟模型
2.3 仿真delta
2.4 驱动器
2.4.1 驱动器的创建
2.4.2 坏的多驱动模型
2.5 类属
2.6 块语句
2.6.1 块的构成
2.6.2 块的保护
本章小结
第3章 顺序进程
3.1 进程语句
3.1.1 敏感列表
3.1.2 进程举例
3.2 信号赋值与变量赋值
3.2.1 不正确的mux例子
3.2.2 正确的mux例子
3.3 顺序语句
3.4 IF语句
3.5 CASE语句
3.6 LOOP循环
3.6.1 LOOP语句
3.6.2 NEXT语句
3.7 EXIT语句
3.8 ASSERT语句
3.9 WAIT语句
3.9.1 WAIT ON信号
3.9.2 WAIT UNTIL布尔表达式
3.9.3 WAIT FOR时间表达式
3.9.4 多重WAIT条件
3.9.5 WAIT超时
3.9.6 敏感列表和WAIT语句
3.10 并行赋值问题
3.11 被动进程
本章小结
第4章 数据类型
4.1 对象类型
4.1.1 信号
4.1.2 变量
4.1.3 常数
4.2 数据类型
4.2.1 标量类型
4.2.2 复合类型
4.2.3 不完整类型
4.2.4 文件类型
4.3 文件类型的注意事项
4.4 子类型
本章小结
第5章 子程序和程序包
第6章 预定义属性
第7章 配置
第8章 VHDL高级特性
第9章 综合
第10章 VHDL综合设计
第11章 高级设计流程
第12章 顶层系统设计
第13章 CPU：综合描述
第14章 CPU：RTL仿真
第15章 CPU设计：综合结果
第16章 布局布线
第17章 CPU：VITAL仿真第18章 快速调试技术
附录A
附录B
附录C
附录D
鄂公网安备 42010302001612号 