第1章 概述
1.1 实验须知
1.2 实验报告要求
第2章 QuartusⅡ5.0基本使用方法
2.1 概述
2.2 设计流程
第3章 实验任务
3.1 基本组合逻辑功能模块
3.1.1 实验要求
3.1.2 设计原理
3.1.3 实验步骤
3.1.4 实验总结
3.2 基本时序逻辑功能模块
3.2.1 实验要求
3.2.2 实验原理
3.2.3 实验步骤
3.2.4 实验总结
3.3 组合逻辑电路设计
3.4 时序逻辑电路设计
3.5 实用电路设计
第4章 设计实例
4.1 模块调用
4.1.1 用图形方式进行模块调用
4.1.2 用Verilog HDL对已经设计好的模块进行调用
4.2 用多个always语句实现
4.3 有限状态机的使用
4.4 LED显示
4.4.1 静态显示
4.4.2 动态显示
4.5 键盘扫描
第5章 常见问题
5.1 编译时遇到的问题_
5.1.1 顶层文件设置不正确
5.1.2 文本文件编译错误
5.1.3 图形文件编译错误
5.2 仿真时遇到的问题
5.3 器件编程时遇到的问题
第6章 综合实验平台使用说明
6.1 综合实验平台简介
6.2 综合实验平台的功能模块
6.3 ALTERA UP3教学套件
6.4 GX—EDA／SOPC综合实验平台基本组成
6.4.1 电源模块
6.4.2 输入模块
6.4.3 输出模块
参考文献
鄂公网安备 42010302001612号 