嵌入式硬件

第1章 嵌入式硬件基础/1
1.1 硬件学习第一讲：阅读电路原理图/1
1.2 嵌入式电路板和冯?诺依曼模型/3
1.3 硬件功率估计/7
1.3.1 模拟信号和数字信号简谈/7
1.4 基础电路/8
1.4.1 DC电路/8
1.4.2 AC电路/14
1.4.3 有源器件/19
1.5 连接到一起：一个电源系统/21
1.5.1 示波器/23
1.5.2 控制/23
1.5.3 探头/26
第2章 逻辑电路/29
2.1 译码/29
2.1.1 BCD码/32
2.2 组合逻辑/32
2.2.1 非门（NOT）/32
2.2.2 与门（AND）和与非门（NAND）/33
2.2.3 或门（OR）和或非门（NOR）/33
2.2.4 异或门（XOR）/34
2.2.5 电路/35
2.2.6 三态器件/37
2.3 时序电路/37
2.3.1 逻辑部分总结/40
2.4 封装在一起：集成电路/40
第3章 嵌入式处理器/44
3.1 概述/44
3.2 ISA架构模型/45
3.2.1 操作/45
3.2.2 操作数/47
3.2.3 存储/48
3.2.4 寻址模式/50
3.2.5 中断与异常处理/50
3.2.6 应用描述ISA模型/50
3.2.7 通用ISA模型/51
3.2.8 指令并行ISA模型/53
3.3 处理器内部设计/55
3.3.1 中央处理单元（CPU）/58
3.3.2 片上存储器/69
3.3.3 处理器的输入/输出（I/O）/78
3.3.4 处理器总线/89
3.4 处理器性能/90
3.4.1 基准程序/91
第4章 嵌入式系统板总线和I/O/94
4.1 系统板I/O/94
4.2 数据管理：串行I/O与并行I/O/96
4.2.1 串行I/O实例1：网络与通信——RS-232/99
4.2.2 实例：Motorola/FreescaleMPC823FADS板RS-232系统模型/100
4.2.3 串行I/O实例2：网络和通信——IEEE802.1 1无线局域网/101
4.2.4 并行I/O/104
4.2.5 并行I/O实例3：“并行”输出和图形I/O/105
4.2.6 并行和串行I/O实例4：网络和通信——以太网/107
4.2.7 实例1：Motorola/FreescaleMPC823FADS板以太网系统模型/108
4.2.8 实例2：NetSiliconARM7（6127001）开发板以太网系统模型/110
4.2.9 实例3：AdastraNeptunex86板上以太网系统模型/110
4.3 与I/O部件接口/111
4.3.1 嵌入式系统板与I/O设备的接口/111
4.3.2 主CPU与I/O控制器接口/113
4.4 I/O和性能/113
4.5 系统板总线/114
4.6 总线仲裁与时序/116
4.6.1 不可扩展总线：I2C总线实例/119
4.6.2 PCI（外设部件互连）总线实例：可扩展总线/121
4.7 将其他系统板部件集成到总线/124
4.8 总线性能/125
第5章 存储系统/127
5.1 概述/127
5.2 存储器空间/127
5.2.1 L1InstructionMemory（L1指令存储）/129
5.2.2 使用L1指令存储器存放数据/129
5.2.3 L1数据存储器/129
5.3 cache概述/130
5.3.1 什么是cache/130
5.3.2 直接映射cache/132
5.3.3 全相连cache/132
5.3.4 N路组相连cache/132
5.3.5 更多的cache细节/133
5.3.6 直写和回写数据cache/134
5.4 外部存储器/135
5.4.1 同步存储器/136
5.4.2 异步存储器/142
5.4.3 非易失性存储器/144
5.5 Direct Memory Access直接存储器访问/149
5.5.1 DMA控制器概述/149
5.5.2 更多关于DMA控制器/150
5.5.3 DMA控制器编程/151
5.5.4 DMA分类/157
5.5.5 基于寄存器的DMA/158
5.5.6 基于描述符的DMA/159
5.5.7 高级DMA特性/162
第6章 嵌入式系统时序分析/164
6.1 概述/164
6.2 时序图符号惯例/164
6.2.1 上升和下降时间/165
6.2.2 传输延迟/165
6.2.3 建立和保持时间/166
6.2.4 三态总线接口/166
6.2.5 脉冲宽度和时钟频率/167
6.3 扇出数量和负载分析：DC和AC/168
6.3.1 计算导线电容/169
6.3.2 CMOS驱动LSTTL时的扇出数量/170
6.3.3 传输线效应/172
6.3.4 接地弹跳/173
6.4 逻辑家族IC特性及接口/174
TTL兼容信号与5VCMOS的接口/177
6.5 设计实例：噪声容限分析数据表/179
6.6 最差条件时序分析实例/185
第7章 选择微控制器和其他设计决策/188
7.1 概述/188
7.2 选择正确的内核/190
7.3 使用FPGA建立定制的外设/193
7.4 使用谁的开发硬件——先有鸡还是先有蛋/194
7.5 推荐的实验室设备/196
7.6 开发工具链/197
7.7 免费嵌入式操作系统/199
7.8 你与GNU：如何使用“免费”软件来影响你的产品/202
第8章 微控制器网络的本质：RS-232/206
8.1 概述/206
8.2 关于RS-232的一段历史/207
8.3 RS-232标准操作过程/209
8.4 关于RS-232电压转换的思考/212
8.5 RS-232在微控制器上的实现/213
8.5.1 RS-232硬件基础/213
8.5.2 建立一个简易的微控制器RS-232收发器/215
8.6 用BASIC语言编写RS-232微控制器程序/230
8.7 RS-232通信硬件的建立/234
8.7.1 几个BASICRS-232指令/235
8.8 I2C：其他串口协议/237
8.8.1 为什么使用I2C/238
8.8.2 I2C总线/238
8.8.3 I2CACKS和NAKS/241
8.8.4 更多有关仲裁和时钟同步的技术/241
8.8.5 I2C寻址/243
8.8.6 I2C固件/244
8.8.7 AVR主机I2C代码/244
8.8.8 AVRI2C主-接收器代码/249
8.8.9 PICI2C从－发送器模式代码/250
8.8.10 AVR与PIC之间的I2C通信/255
8.9 通信选择/267
8.9.1 串行外围设备接口/267
8.9.2 控制器局域网/268
8.9.3 报文过滤/272
第9章 传感器和驱动器接口/274
9.1 概述/274
9.2 数字接口/274
9.2.1 混合3.3 V和5V设备/274
9.2.2 数字输入保护/276
9.2.3 数字输入的扩展/280
9.2.4 扩展数字输出/283
9.3 高电流输出/285
9.3.1 基于BJT的驱动器/285
9.3.2 金属氧化物半导体场效应晶体管/288
9.3.3 电磁继电器/289
9.3.4 固态继电器/293
9.4 复杂可编程逻辑器件（CPLD）和场效应可编程门阵列（FPGA）/294
9.5 模拟接口：概述/295
9.5.1 模数转换器（ADC）/295
9.5.2 项目：模拟通道的描述/296
9.6 结论/305
第10章 其他常用硬件设计技巧与方法/306
10.1 概述/306
10.2 诊断/306
10.3 连接工具/307
10.4 其他思想/307
10.5 构建方法/308
10.5.1 电源和地平面/309
10.5.2 接地问题/309
10.6 电磁兼容/309
10.7 静电放电效应/310
容错/310
10.8 硬件开发工具/311
10.8.1 仪器使用问题/311
10.9 软件开发工具/311
10.1 0其他特殊设计考虑/312
10.1 0.1 发热分析和设计/312
10.1 0.2 动力电池系统设计考虑/313
10.1 1处理器性能分析/313
10.1 1.1 IPS/313
10.1 1.2 OPS/313
10.1 1.3 基准程序/314
附录A 电路原理图符号/315
附录B 缩略词/321
附录C 印制电路板设计问题/336