《Verilog HDL与CPLD/FPGA项目开发教程》以Altera公司的MAXII系列EPMl270T144C:5N为蓝本阐述了基于CPLD/FPGA的数字系统设计方法,重点放在工程实践能力和Verilog HDL硬件描述语言的编程开发能力方面。《Verilog HDL与CPLD/FPGA项目开发教程》按照基于工作过程的以“项目”为载体的教学模式的思路进行编写,“项目”的选取以直观、生动、有趣、实用为原则,并遵循由易到难、由简单到综合的学习规律。全书共3章,第1章主要介绍CPLD/FPGA项目开发入门,包括CPLD/FPGA开发系统概述、0uartusⅡ开发环境的使用、Verilog HDL硬件描述语言编程基础;第2章以13个单元项目为载体来介绍组合逻辑电路设计、时序逻辑电路设计和数字系统设计(如键盘、数码管、液晶、点阵屏、音乐等外围接口的驱动);第3章以电子时钟、交通信号灯控制、串行通信、数字式竞赛抢答器4个综合项目为载体,介绍用Verilog HDL硬件描述语言进行综合项目开发的一般步骤,使读者在实践中锻炼编程、调试和创新能力,形成良好的编程风格。附录中给出了数字系统设计中的常见问题解析。《Verilog HDL与CPLD/FPGA项目开发教程》可作为高职高专电子工程、计算机、微电子、自动控制等相关专业电子设计自动化(Electronic Design Automation,EDA)课程的教材,也可作为EDA初学者或工程技术人员的参考资料。