第1章 电子电路简介
1.1 概述
1.2 背景知识
1.2.1 电气与电子电路
1.2.2 实际电路和模型电路
1.3 数字电路0和1
1.4 电子元件
1.4.1 电阻
1.4.2 电容
1.4.3 输入类元件（按钮和开关）
1.4.4 输出类器件（LED）
1.4.5 连接器件
1.4.6 印制电路板（PCB）
1.4.7 集成电路（芯片）
1.5 逻辑电路
1.5.1 三极管开关
1.5.2 FET构成的逻辑电路
1.5.3 逻辑电路图
练习1 数字电路和Basys板
第2章 Digilent FPGA开发板介绍
2.1 概述
2.2 Digilent开发板参考资料
练习2 DigilentFPGA开发板介绍
实验工程2 开发板检验和基本逻辑电路
附录 用Adept对Digilent开发板进行编程
第3章 逻辑电路结构与CADT具简介
3.1 概述
3.2 逻辑电路基本结构简介
3.2.1 原理图及其原型
3.2.2 组合电路结构
3.2.3 SOP与POS电路
3.2.4 异或运算
3.3 CAD工具简介
3.3.1 产品设计流程
3.3.2 电路仿真
练习3 逻辑电路结构
实验工程3 电路原理图绘制简介
附录 Weh Pack原理图设计入门指南
第4章 逻辑化简
4.1 概述
4.2 背景介绍
4.3 布尔代数
4.4 逻辑图
4.5 逻辑函数的不完整表述（无关项）
4.6 加入变量
4.7 基于计算机的逻辑化简算法
练习4 逻辑化简
实验工程4 逻辑化简
第5章 VHDL语言介绍
5.1 概述
5.2 背景介绍
5.2.1 电路的结构设计与行为设计比较
5.2.2 综合与仿真
5.3.VHDL语言介绍
5.3.1.信号的赋值
5.3.2 使用Xilinx VHDL工具
实验工程5 VHDL介绍
附录 使用Xilinx VHDL工具
第6章 组合逻辑块
6.1 概述
6.2 背景介绍
6.2.1 信号的二进制码（总线）
6.2.2 多输出电路的化简
6.3 组合电路块
6.3.1 数据选择器（多路选择器）
6.3.2 译码器
6.3.3 数据分配器
6.3.4 七段显示器和译码器
6.3.5 优先编码器
6.3.6 移位寄存器
练习6 组合逻辑块
实验工程6 组合逻辑块
第7章 组合算术电路
7.1 概述
7.2 背景介绍
7.2.1 位分段设计方法
7.2.2 比较器
7.2.3 加法器
7.2.4 减法器
7.2.5 负数
7.2.6 加法／减法器
7.2.7 加法器溢出
7.2.8 硬件乘法器
7.2.9 ALU电路
7.2.1 0VHDL的ALU行为描述
7.3 VHDL进阶
7.3.1 结构设计与行为设计比较
7.3.2 VHDL中的模块化设计
7.3.3 VHDL中的算术函数
练习7 组合算术电路
实验工程7 组合算术电路
第8章 信号传输延迟
8.1 概述
8.2 逻辑电路中的传输延迟
8.2.1 电路延迟与CAD工具
8.2.2 在VHDL源文件中指定电路的延迟
8.2.3 毛刺
8.2.4 使用CAD工具生成延迟
实验工程8 信号传输延迟
附录 ISE／Web Pack仿真器后布线模式运行
第9章 基本存储电路
9.1 概述
9.2 背景介绍
9.2.1 存储器电路介绍
9.2.2 基本单元
9.2.3 D锁存器
9.2.4 D触发器
9.2.5 存储器复位信号
9.2.6 存储器的其他输人信号
9.2.7 其他类型触发器
9.2.8 寄存器
9.2.9 其他类型存储器电路
9.2.10 存储电路的VHDL描述
9.2.11 VHDL中的进程语句
实验工程9 基本存储电路
第10章 时序电路的结构化设计
10.1 概述
10.2 背景介绍
10.2.1 时序电路的特征
10.2.2 时序电路设计
10.2.3 使用状态图来设计时序电路
10.2.4 时序电路的结构化设计
10.2.5 二进制计数器
10.2.6 用VHDL描述二进制计数器
练习10 时序电路的结构化设计
实验工程10 时序电路的结构化设计
鄂公网安备 42010302001612号 