CPLD/FPGA设计与应用高级教程

第1章 概述
　1.1 数字电路基础及发展演变
　1.2 cpld／fpga的介绍
　1.3 设计语言及其方法的介绍
　1.4 硬件语言与软件语言的区别
　1.5 设计与验证流程
　1.6 cpld／fpga的前景与展望
　1.7 本章小结
　1.8 思考与练习
第2章 cpld／fpga硬件结构
　2.1 pld的分类
　2.2 乘积项结构的基本原理
　2.3 查找表结构的基本原理
　2.4 传统cpld的基本结构
　2.5 传统fpga的基本结构
　2.6 最新cpld的基本结构
　2.7 最新fpga的基本结构
　2.8 cpld与fpga的选择
　2.9 cpld／fpga的配置
　2.10 本章小结
　2.11 思考与练习
第3章 verilog hdl语法基础
　3.1 verilog hdl的特点
　3.2 verilog hdl的描述方式
　3.3 模块和端口
　3.4 注 释
　3.5 常量、变量与逻辑值
　3.6 操作符
　3.7 操作数
　3.8 参数指令
　3.9 编译指令
　3.10 系统任务和系统函数
　3.11 实例1：串并转换程序设计
　3.12 本章小结
　3.13 思考与练习
第4章 verilog的描述与参数化设计
　4.1 数据流描述
　4.2 行为级描述
　4.3 结构化描述
　4.4 高级编程语句
　4.5 参数化设计
　4.6 混合描述
　4.7 实例2：i2c slave控制器的设计
　4.8 本童小结
　4.9 思考与练习
第5章 有限状态机设计
　5.1 有限状态机的基本概念
　5.2 状态机描述的基本语法
　5.3 状态编码
　5.4 状态初始化
　5.5 full case与parallel case
　5.6 状态机的描述
　5.7 实例3：pci slave接口设计
　5.8 本章小结
　5.9 思考与练习
第6章 约束与延时分析
　6.1 约束的目的
　6.2 引脚约束及电气标准设定
　6.3 时序约束的基本概念
　6.4 时序约束的本质
　6.5 静态延时分析
　6.6 统计静态延时分析
　6.7 动态延时分析
　6.8 实例4：建立时间和保持时间违例分析
　6.9 时序违例及解决方式
　6.10 实例5：四角测试中的时序分析
　6.11 实例6：lpc slave接口设计
　6.12 本章小结
　6.13 思考与练习
第7章 rtl设计原则及技巧
　7.1 rtl设计的主要原则
　7.2 rtl设计的主要技巧
　7.3 组合逻辑设计
　7.4 时序逻辑设计
　7.5 代码风格
　7.6 实例8：信号消抖时的亚稳态及解决方案
　7.7 本章小结
　7.8 思考与练习
第8章 仿真与testbench设计
　8.1 仿真概述
　8.2 仿真器的选择
　8.3 modelsim简介与仿真
　8.4 testbench设计
　8.5 testbench结构化
　8.6 实例9：基于modelsim的i2c slavetestbench设计
　8.7 实例10：基于modelsim的lpc slave接口仿真设计
　8.8 实例11：基于modelsim的信号消抖程序仿真设计
　8.9 本章小结
　8.10 思考与练习
第9章 cpld／fpga的验证方法学
　9.1 验证与仿真
　9.2 验证与测试
　9.3 验证的期望
　9.4 验证的语言
　9.5 断 言
　9.6 验证的分类
　9.7 代码覆盖
　9.8 验证工具
　9.9 验证计划
　9.10 dft
　9.11 版本控制
　9.12 实例12：基于fsm的sva断言验证设计
　9.13 本章小结
　9.14 思考与练习
第10章 cpld／fpga的高级应用
　10.1 基于dsp的fpga设计
　10.2 基于嵌入式处理器的fpga设计
　10.3 典型的sopc运用：nios ii简介及应用
　10.4 基于hardcopy技术的fpga设计
　10.5 嵌入式逻辑分析仪
　10.6 本章小结
　10.7 思考与练习
第11章 cpld／fpga系统设计
　11.1 常用电平标准及其接口设计
　11.2 信号完整性概述
　11.3 高速设计与serdes
　11.4 电源完整性概述
　11.5 功耗与热设计
　11.6 pcb设计与cpld／fpga系统设计
　11.7 实例16：基于μc／os-ii的fpga系统设计
　11.8 本章小结
　11.9 思考与练习
参考文献