本书内容可以分为两部分：第一部分包括从第1章到第7章的内容，这部分介绍了基于可编程逻辑器件设计应用系统所需要的基础知识；第二部分包括第8章到第12章的内容，这部分包括一些比较深人的知识以及如何利用前面学习的基本知识实现应用系统的设计。第1章回顾了在“数字电路逻辑设计”课程中学习的由标准逻辑器件组成的数字电路的分析和设计方法；介绍了可编程逻辑器件的工作原理和类型；介绍了ALTERA公司生产的复杂可编程？辑器件和现场可编程门阵列器件。第2章介绍了电子设计自动化的概念；介绍了使用ALTERA公司提供的可编程逻辑器件的集成开发软件Quartus Ⅱ version9．0进行电路设计和调试的整个过程。集成开发软件QuatusⅡ不仅可以在代码下载到可编程逻辑器件芯片之前验证它的正确性，而且也可以被用来形象地学习基本知识。可编程逻辑器件的集成开发软件QuartusⅡ／支持多种设计输入方式。硬件描述语言具有行为描述的特点，因此第3章介绍了利用VHDL（Very High SpeedIntegrated Circuit Hardware Description Language）编写设计代码的基本结构。第4章介绍了VHDL的并行语句。这部分语句与其他计算机高级语言程序中的语句有着本质的区别。其他计算机高级语言程序中的语句是逐句执行，一次只能执行一句；VHDL代码中的并行语句可以同时执行，一次可以执行多条语句。VHDL并行语句的存在原因是因为在硬件电路中所有的逻辑门在任何时刻都处于执行状态。第5章介绍了VHDL的顺序语句。顺序语句与其他计算机高级语言程序中的语句类似，它的执行取决书写顺序，它们可以实现时序电路，当然它们也可以实现组合电路。并行语句只适用设计组合电路。基？可编程逻辑器件的数字系统的开发过程包括设计输人、编译、仿真和向器件下载设计文件这些步骤。一旦器件获得合适的设计文件，这个器件就具有了相应的逻辑功能。第6章介绍向可编程逻辑器件下载设计文件的模式、相关电路和操作步骤。第7章介绍了有限状态机（Finite StateMachine，FSM）技术。有限状态机是一种为进行时序逻辑电路设计而创建的专门模型。这种模型对设计任务顺序非常明确的数字控制系统非常有用。由电路的状态转移表或者电路的状态转移图，利用VHDL可以设计出不同应用特点的状态机，而且这些状态机都具有相对固定的语句以及表达方式。第8章介绍了QuaausⅡ可编程逻辑器件的集成开发软件中的原理图输入方式；介绍了开发软件提供的各种元件在电路设计中的使用；介绍了层次化设计的概念，利用这个概念可以把多个设计者完成的子系统组合成一个完整的系统。第9章介绍了VHDL代码中实现层次化设计的方法；介绍了元件、函数以及过程这些能使代码重复使用的方法，以提高设计效率并使得代码结构更加清晰。第10章介绍了时钟产生电路；介绍了能够产生较高时钟频率稳定度的晶体时钟产生电路；介绍了现场可编程阵列器件的片内锁相环模？的使用。第11章，通过一个应用系统（信号产生器）的设计过程，介绍了如何把前面的基础知识应用于具体的工作。设计过程是按照设计报告的撰写顺序进行的，这样不仅使得设计过程有章可循，同时也学习了任何撰写设计报告。撰写设计报告的过程就是不断发现问题，解决问题的过程。第12章介绍了数字系统SOPC（System On ProgrammableChip，SOPC）解决方案。该方案使得处理器能够配置到现场可编程阵列器件之中，这样的处理器被称作为NiosⅡ软核处理器。这种解决方案使得一块芯片将同时获得基于VHDL语言设计的可编程逻辑器？应用电路具有数据传送速度快的优点和基于C语言设计的微处理器应用电路具有数据处理能力强的优点。本书可作为本科院校教授可编程逻辑器件、硬件描述语言或Quartus Ⅱ软件的教材，也可作为相关工程技术人员入门参考书。
鄂公网安备 42010302001612号 