Xilinx FPGA/CPLD设计手册

第1章 Xilinx FPGA/CPLD简介
1.1 逻辑器件概述
1.2 FPGA简介
1.3 CPLD简介
1.4 FPGA/CPLD的特点
1.5 CPLD与FPGA的区别
1.6 Xilinx简介
1.6.1 Xilinx公司概述
1.6.2 Xilinx FPGA/CPLD器件
1.7 Xilinx FPGA/CPLD的基本结构
1.7.1 Xilinx CPLD的基本结构
1.7.2 Xilinx FPGA的基本结构
1.8 小结
第2章 ISE系统简介
2.1 ISE系列产品的特点
2.1.1 ISE特点综述
2.1.2 ISE 10.x新增特性
2.2 ISE 10.x支持的器件
2.3 ISE的软件系列
2.4 ISE的系统配置和安装
2.4.1 推荐的系统配置
2.4.2 ISE的安装
2.5 ISE设计流程实例：32位加/减法器设计
2.5.1 ISE 10.x集成开发环境界面
2.5.2 设计输入
2.5.3 功能仿真
2.5.4 设计综合
2.5.5 工程实现
2.5.6 时序仿真
2.5.7 器件配置
2.6 小结
第3章 ISE工程管理与设计输入
3.1 ISE工程管理器——Project Navigator
3.1.1 Project Navigator简介
3.1.2 实例3-1：使用Project Navigator创建并管理工程
3.2 HDL语言输入工具——HDL Editor
3.2.1 HDL Editor综述
3.2.2 源代码输入助手——Language Templates
3.2.3 实例3-2：使用HDL Editor设计16位移位寄存器
3.3 状态机输入工具——StateCAD
3.3.1 StateCAD简介
3.3.2 实例3-3：使用StateCAD设计加法器
3.4 原理图输入工具——ECS
3.4.1 ECS简介
3.4.2 基于ECS的混合设计方法
3.5 IP核生成工具——CORE Generator
3.5.1 CORE Generator简介
3.5.2 实例3-4：使用CORE Generator生成Block RAM
3.6 测试激励生成器——HDL Bencher
3.6.1 HDL Bencher简介
3.6.2 实例3-5：使用HDL Bencher生成测试激励
3.7 设计结构向导——Architecture Wizard
3.7.1 Architecture Wizard简介
3.7.2 实例3-6：使用Architecture Wizard生成DCM
3.8 小结
第4章 功能仿真工具
4.1 ModelSim简介
4.1.1 ModelSim的安装
4.1.2 ModelSim的用户界面
4.2 ModelSim仿真流程
4.2.1 启动ModelSim
4.2.2 编译ModelSim仿真库
4.2.3 编译源代码
4.2.4 执行仿真
4.3 ModelSim中的调试方法
4.3.1 源文件窗口调试
4.3.2 波形窗口调试
4.3.3 列表窗口调试
4.3.4 数据流窗口调试
4.3.5 存储器窗口调试
4.4 ModelSim仿真进阶
4.4.1 批处理仿真
4.4.2 WLF文件和波形比较
4.4.3 代码覆盖率检测
4.4.4 SDF时序反标
4.4.5 VCD文件应用
4.5 后仿真实例
4.6 小结
第5章 ISE综合工具
5.1 Synplify/Synplify Pro综合工具
5.1.1 Synplify/Synplify Pro的功能与特点
5.1.2 Synplify Pro的用户界面
5.1.3 实例5-1：Synplify Pro综合流程
5.2 Xilinx内嵌的综合工具——XST
5.2.1 XST综述
5.2.2 XST综合属性设置
5.2.3 实例5-2：XST综合流程
5.3 全局时钟和第二全局时钟资源
5.3.1 全局时钟资源简介
5.3.2 Xilinx全局资源的使用方法
5.3.3 第二全局时钟资源
5.4 小结
第6章 约束设置
6.1 时序约束基础
6.1.1 周期约束
6.1.2 偏移约束
6.1.3 专用约束
6.1.4 分组约束
6.2 约束编辑器——Constraints Editor
6.2.1 Constraints Editor用户界面
6.2.2 实例：在Constraints Editor中附加约束
6.3 引脚与区域约束编辑器——Floorplan Editor
6.3.1 利用Floorplan完成引脚配置和区域约束
6.3.2 利用PACE进行引脚分配
6.4 约束文件
6.4.1 约束文件简介
6.4.2 UCF、NCF文件的基本语法规则
6.4.3 引脚和区域约束语法
6.5 小结
第7章 设计实现
7.1 布局规划器——Floorplanner
7.1.1 Floorplanner的用户界面
7.1.2 Floorplanner的特点及作用
7.1.3 Floorplan设计流程
7.1.4 实例7-1：布局规划实例
7.2 FPGA底层编辑器——FPGA Editor
7.2.1 FPGA Editor用户界面
7.2.2 FPGA Editor的作用
7.2.3 FPGA Editor输入/输出文件
7.2.4 FPGA Editor设计流程
7.2.5 实例7-2：FPGA Editor设计实例
7.3 小结
第8章 辅助设计工具
8.1 时序分析器——Timing Analyzer
8.1.1 时序分析基础
8.1.2 Timing Analyzer简介
8.1.3 实例8-1：时序分析器使用实例
8.2 虚拟逻辑分析仪——ChipScope Pro
8.2.1 ChipScope Pro综述
8.2.2 ChipScope Pro核的使用
8.2.3 ChipScope Pro Analyzer使用简介
8.2.4 实例8-2：基于ChipScope Pro Core Inserter在线调试实例
8.2.5 实例8-3：基于CORE Generator的在线调试示例
8.3 功耗分析器——XPower
8.3.1 XPower综述
8.3.2 XPower用户界面
8.3.3 实例8-4：XPower功耗分析实例
8.4 小结
第9章 Xilinx器件配置
9.1 Xilinx器件配置简介
9.2 配置流程
9.3 Xilinx器件配置模式
9.3.1 主串模式
9.3.2 从串模式
9.3.3 字节宽度外部接口并行配置(BPI)模式
9.3.4 JTAG模式
9.4 Xilinx器件配置下载电缆
9.5 程序下载器——iMPACT
9.5.1 iMPACT综述
9.5.2 iMPACT用户界面
9.5.3 iMPACT程序下载实例
9.6 小结
第10章 FPGA系统设计原则和技巧
10.1 时钟管理模块使用技巧
10.1.1 DCM模块
10.1.2 实例：DCM设计实例
10.2 FPGA系统设计的基本原则
10.2.1 面积与速度的平衡互换原则
10.2.2 硬件可实现原则
10.2.3 同步设计原则
10.3 FPGA系统设计的常用技巧
10.3.1 乒乓操作技巧
10.3.2 串并/并串转换技巧
10.3.3 硬件流水线设计技巧
10.4 小结
第11章 综合实例1——FIFO设计
11.1 FIFO的基本原理
11.2 FIFO的空/满检测
11.3 Gray码
11.4 异步FIFO代码设计
11.5 异步FIFO代码仿真验证
11.6 异步FIFO代码综合
11.7 异步FIFO设计实现
11.8 小结
第12章 综合实例2——SPI总线设计
12.1 SPI总线概述
12.2 SPI总线源代码设计
12.3 SPI设计综合
12.4 SPI设计的FPGA实现
12.5 小结
第13章 综合实例3——NAND Flash控制器设计
13.1 NAND Flash简介
13.2 NAND Flash的结构和基本操作
13.3 NAND Flash控制器结构
13.4 ECC模块设计
13.5 生成双端口RAM
13.6 NAND Flash控制器代码设计
13.7 NAND Flash控制器代码仿真
13.8 NAND Flash控制器代码综合
13.9 NAND Flash控制器代码实现
13.1 小结
第14章 综合实例4——CRC校验器设计
14.1 CRC校验原理
14.2 CRC校验器的结构
14.3 CRC校验器源代码设计
14.4 CRC校验器代码综合及仿真验证
14.5 CRC校验器的FPGA实现
14.6 小结
附录 IC和FPGA专业术语中/英文对照