FPGA数字逻辑设计教程（Verilog）

Chapter 01 概述
1.1 背景2
1.2 数字逻辑5
1.3 Verilog7
Chapter 02 基本逻辑门
2.1 真值表和逻辑表达式9
2.1.1 3种基本逻辑门9
2.1.2 4种常用逻辑门10
2.2 正逻辑和负逻辑：德摩根定律12
2.3 基于乘积和的设计14
2.4 基于和项积的设计15
习题21
Chapter 03 布尔代数和逻辑表达式
3.1 布尔定律（Boolean Theorems）26
3.1.1 单变量布尔定律26
3.1.2 双变量和三变量的布尔定律27
3.2 卡诺图（Karnaugh Maps）30
3.2.1 2变量卡诺图31
3.2.2 3变量卡诺图32
3.2.3 4变量卡诺图34
3.3 计算机化简方法35
3.3.1 乘积项的表格形式35
3.3.2 素蕴含项36
3.3.3 本质素蕴含项38
习题43
Chapter 04 实现数字电路
4.1 实现门46
4.2 晶体管-晶体管逻辑（TTL）48
4.3 可编程逻辑器件（PLD和CPLD）49
4.3.1 一个2输入1输出的PLD49
4.3.2 GAL 16V850
4.3.3 CPLD52
4.4 现场可编程门阵列（FPGA）52
习题55
Chapter 05 组合逻辑
5.1 多路选择器（Multiplexer）58
5.1.1 2选1多路选择器58
5.1.2 4选1多路选择器59
5.1.3 4位 2选1多路选择器60
5.1.4 4选1多路选择器的逻辑方程65
5.2 7段显示管73
5.3 比较器86
5.3.1 级联比较器86
5.3.2 TTL比较器87
5.4 译码器和编码器92
5.4.1 译码器（Decoders）92
5.4.2 TTL译码器93
5.4.3 编码器（Encoder）94
5.4.4 优先编码器（Priority Encoder）94
5.4.5 TTL编码器95
5.5 编码转换器101
5.5.1 二进制-BCD码转换器101
5.5.2 移位加3算法（Shift and Add 3 Algorithm）101
5.5.3 格雷码转换器（Gray Code Converters）103
习题108
Chapter 06 运算电路
6.1 加法器112
6.1.1 半加器112
6.1.2 全加器112
6.1.3 进位和溢出114
6.1.4 TTL加法器116
6.2 减法器120
6.2.1 半减器120
6.2.2 全减器121
6.2.3 加/减法电路122
6.3 移位器125
6.4 乘法运算126
6.4.1 二进制乘法126
6.4.2 有符号乘法129
6.5 除法运算132
6.6 算术逻辑单元（ALU）135
习题138
Chapter 07 时序电路
7.1 锁存器和触发器142
7.1.1 SR 锁存器142
7.1.2 时钟触发SR锁存器143
7.1.3 D锁存器143
7.1.4 边沿触发的D触发器144
7.2 寄存器（Registers）151
7.3 移位寄存器156
7.4 计数器（Counters）162
7.4.1 任意波形的实现164
7.4.2 3位计数器的Verilog行为描述166
7.5 脉冲宽度调制器（PWM）175
7.5.1 使用PWM控制一个直流电动机的速度176
7.5.2 使用PWM控制一个伺服电动机的位置177
7.5.3 产生一个频率为2 kHz的PWM信号179
7.6 BASYS2/ NEXYS2 板例程181
习题192
Chapter 08 有限状态机
8.1 米里状态机和摩尔状态机196
8.2 摩尔状态机序列检测器196
8.3 米里状态机序列检测器198
习题213
Chapter 09 数据通道和控制单元
9.1 Verilog中的while语句215
9.2 数据通道和控制单元216
Chapter 10 整合数据通道和控制单元
10.1 改进的GCD算法238
10.2 改进的整数平方根算法243
Chapter 11 存储器（Memory）
11.1 只读存储器249
11.2 分布式的存储器253
Chapter 12 VGA控制器
12.1 时序263
12.2 其他标准图像模式265
Chapter 13 PS/2接口
13.1 概述289
13.2 键盘291
13.3 鼠标295
附录A 代码仿真及设计实现305
附录B 数字系统314
附录C Verilog快速参考指南324