计算机组成与系统结构（第2版）

第1章 计算机系统概论
1.1 电子计算机的发展概况
1.1.1 计算机的产生
1.2 国外计算机发展简介
1.1.3 中国计算机发展简介
1.1.4 计算机的发展趋势
1.2 计算机的分类、特点和技术指标
1.2.1 计算机的分类
1.2.2 计算机的特点
1.2.3 计算机的主要技术指标
1.3 计算机基本结构及设计思想
1.3.1 冯·诺依曼计算机的设计思想
1.3.2 计算机的基本结构
1.4 计算机的软件与计算机的工作过程
1.4.1 软件的发展演变
1.4.2 计算机的工作过程
1.5 计算机软件与硬件的逻辑等价性
1.6 计算机系统结构的基本概念
1.6.1 计算机的层次结构
1.6.2 计算机组成与系统结构的概念
1.6.3 计算机系统结构中并行性的发展
1.7 计算机的应用
习题
第2章 数据的表示方法和数据校验
2.1 数据的表示方法及其转换
2.1.1 数制
2.1.2 计算机为什么采用二进制
2.1.3 不同数制问的数据转换
2.1.4 数据符号的表示
2.1.5 十进制数的编码与运算
2.2 无符号数和有符号数
2.2.1 无符号数
2.2.2 有符号数及其编码
2.3 定点数和浮点数
2.3.1 数的定点表示
2.3.2 数的浮点表示
2.3.3 IEEE754标准
2.4 非数值数据的表示方法
2.4.1 逻辑数据
2.4.2 字符的表示方法
2.4.3 汉字的表示方法
2.4.4 其他信息的表示
2.5 数据校验
2.5.1 奇偶校验
2.5.2 海明码校验
2.5.3 循环冗余校验
习题二
第3章 运算方法及运算部件
3.1 二进制串行加法器和十进制加法器
3.2 定点数的运算
3.2.1 定点补码加、减运算
3.2.2 加、减运算的溢出处理
3.3 定点数乘法运算
3.3.1 定点数的位移运算
3.3.2 原码一位乘法和两位乘法
3.3.3 补码一位乘法和两位乘法
3.3.4 阵列乘法器
3.4 定点数除法运算
3.4.1 原码一位除法
3.4.2 原码加减交替除法
3.4.3 补码一位除法
3.4.4 阵列除法器
3.5 定点运算器的组成与结构
3.5.1 二进制并行加法器
3.5.2 多功能算术逻辑单元SN74181
3.5.3 双极型位片式运算器AM29c101
3.5.4 定点运算器的基本结构
3.6 浮点数的运算方法与浮点运算器
3.6.1 浮点数的加、减运算
3.6.2 浮点数的乘、除法运算
3.6.3 浮点运算器的组成
习题三
第4章 主存储器与Cache
4.1 存储器系统概述
4.1.1 存储器系统的Cache-主存层次结构
4.1.2 存储器分类
4.1.3 主存储器的主要性能指标
4.2 半导体读／写存储器
4.2.1 静态随机读／写存储器（SRAM）
4.2.2 动态随机读／写存储器（DRAM）
4.2.3 存储器芯片的读／写时序
4.2.4 DRAM的刷新
4.3 半导体只读存储器和闪速存储器
4.3.1 固定掩膜只读存储器（ROM）
4.3.2 一次编程只读存储器（PROM）
4.3.3 可擦除可编程只读存储器（EPROM）
4.3.4 闪速存储器
4.4 主存储器的组成与设计
4.4.1 主存储器存储单元的分配
4.4.2 主存储器与CPU的连接
4.4.3 主存储器的设计
4.5 并行读／写存储器
4.5.1 双端口存储器
4.5.2 单体多字存储器
4.5.3 多体交叉存储器
4.6 相联存储器
4.6.1 相联存储器的基本原理
4.6.2 相联存储器的基本组成
4.7 高速缓冲存储器（Cache）
4.7.1 Cache的功能
4.7.2 cache的基本原理及结构
4.7.3 Cache的读／写操作和命中率
4.7.4 地址映像
4.7.5 替换算法
4.7.6 Pentium Ⅱ的Cache组织
习题四
第5章 指令系统的设计
5.1 指令系统的作用和性能要求
5.1.1 指令系统的作用
5.1.2 对指令系统的性能要求
5.2 机器指令的设计要素
5.2.1 机器指令的组成要素
5.2.2 指令的表示和类型
5.2.3 指令集应考虑的各种因素
5.3 指令的基本格式
5.3.1 指令的一般格式
5.3.2 操作码的编码技术
5.3.3 地址码的安排
5.3.4 指令的字长
5.4 操作类型和操作数类型
5.4.1 操作类型
5.4.2 操作数类型
5.5 指令寻址方式和操作数寻址方式
5.5.1 指令寻址方式（包括顺序寻址、跳跃寻址）
5.5.2 操作数寻址方式
5.6 CISC和RISC的指令系统
5.6.1 复杂指令系统计算机CISC
5.6.2 精简指令系统计算机RISC
5.6.3 RISC和CISC的比较
习题五
第6章 中央处理器与设计
6.1 CPU的基本功能与结构
6.1.1 CPU的基本功能
6.1.2 CPU的基本结构
6.1.3 算术／逻辑运算器的功能
6.1.4 控制器的结构及功能
6.1.5 寄存器与总线接口
6.2 时序与控制
6.2.1 指令周期
6.2.2 时序信号发生器
6.2.3 控制方式
6.3 硬布线控制器的组成与设计
6.3.1 基本概念
6.3.2 硬布线控制器的基本原理
6.3.3 硬布线控制器的设计步骤
6.3.4 硬布线控制器设计举例
6.3.5 阵列逻辑控制器
6.3.6 指令执行过程举例
6.4 微程序控制器结构原理
6.4.1 微程序控制的基本概念
6.4.2 微程序控制器的基本结构
6.4.3 微程序控制的基本原理
6.4.4 微程序控制器和硬布线控制器的比较
6.5 微程序设计技术
6.5.1 微指令的编码方式
6.5.2 微地址的形成方法
6.5.3 微指令的格式
6.S.4 微程序设计举例
6.6 流水线式CPU
6.6.1 并行处理技术
6.6.2 流水线式CPU的结构
6.6.3 流水线中的主要问题及解决方法
6.7 CPU举例
6.7.1 早期Intel系列CPU简介
6.7.2 早期Pentium系列CPU
6.7.3 RISC处理器
6.8 多核处理器
6.8.1 为什么要发展多核处理器
6.8.2 多核处理器的技术关键
习题六
第7章 辅存与虚拟存储器系统
7.1 存储器系统的层次结构
7.1.1 局部性原理
7.1.2 多级存储器体系结构
7.1.3 主存-辅存层次结构
7.1.4 三级存储层次结构
7.2 辅助存储器
7.2.1 磁表面记录原理及记录方式
7.2.2 磁盘存储器
7.2.3 磁带存储器
7.2.4 光盘存储器
7.3 微型可移动U盘和SSD固态硬盘
7.3.1 微型司移动U盘
7.3.2 SSD固态硬盘
7.4 虚拟存储器技术
7.4.1 虚拟存储器的基本概念
7.4.2 虚拟存储器的管理方式
7.4.3 虚拟存储器的工作过程
习题七
第8章 系统总线及其互连结构
8.1 计算机系统的互连结构
8.2 总线的基本概念
8.2.1 总线的作用及分类
8.2.2 总线的特性与标准
8.2.3 总线的连接方式
8.2.4 总线的数据传送方式
8.3 总线仲裁和协议
8.3.1 总线仲裁
8.3.2 总线协议
8.4 PCI总线
8.4.1 PCI总线的特点
8.4.2 PCI总线信号定义
8.4.3 PCI总线周期类型和操作
8.4.4 PCI总线仲裁器
8.5 外部通信总线
8.5.1 RS-232C串行通信总线
8.5.2 通用串行总线USB
8。6总线设计要素
习题八
第9章 输入／输出组成与设计
9.1 输入／输出系统概述
9.1.1 I／O接口的基本功能
9.1.2 I／O接口的基本组成
9.1.3 I／O设备的编址方式
9.1.4 I／O接口的类型
9.2 程序直接控制方式
9.2.1 无条件传送方式
9.2.2 程序查询方式
9.2.3 程序查询方式的接口
9.3 程序中断方式
9.3.1 中断的基本概念及分类
9.3.2 中断的请求和中断屏蔽
9.3.3 中断响应和中断处理
9.3.4 中断判优和多重中断
9.3.5 程序中断设备接口和工作原理
9.4 直接存储器访问（DMA）方式
9.4.1 DMA方式的基本概念
9.4.2 DMA控制器组成
9.4.3 DMA传送过程
9.4.4 DMA传输方式
9.4.5 DMA控制器与系统的连接方式
9.5 通道控制方式和输入／输出处理机
9.5.1 I／O通道的基本概念
9.5.2 I／O通道的基本功能
9.5.3 I／O通道的类型
9.5.4 通道型I／O处理机（IOP）和外围处理机
9.6 输入／输出（I／O）系统的设计
习题九
第10章 输入／输出（I／O）设备
10.1 概述
10.1.1 I／O设备的基本功能
10.1.2 I／O设备的特点
10.1.3 I／O设备的分类
10.1.4 I／O设备与主机的连接
10.2 输入设备
10.2.1 键盘
10.2.2 鼠标器
10.2.3 触摸屏
10.2.4 语音与文字输入系统
10.2.5 数码相机
10.2.6 数码摄像机
10.3 输出设备
10.3.1 CRT显示器
10.3.2 液晶显示器
10.3.3 等离子显示技术
10.3.4 打印设备
习题十
第11章 流水技术与流水处理机
11.1 指令重叠与先行控制
11.1.1 重叠方式
11.1.2 先行控制技术
11.2 流水线的时空图与流水线的分类
11.2.1 流水线的时空图
11.2.2 流水线分类
11.2.3 流水技术的特点
11.3 流水线的性能
11.3.1 吞吐率（throughput rate）
11.3.2 加速比（speedup ratio）
11.3.3 效率（efficiency）
11.3.4 举例
11.4 流水线的相关处理和控制机构
11.4.1 局部相关及处理方法
11.4.2 全局性相关及其处理
11.4.3 流水机器的中断处理
11.4.4 非线性流水线调度
11.5 向量流水处理与向量流水处理机
11.5.1 向量的流水处理
11.5.2 向量流水处理机
11.6 指令级高度并行的超级处理机
11.6.1 超标量处理机
11.6.z超长指令字（VLIW）处理机
11.6.3 超流水线处理机
习题十
第12章 并行处理机与多处理机
12.1 并行处理机
12.1.1 并行处理机的基本结构
12.1.2 并行处理机的特点
12.1.3 并行处理机的算法
12.2 并行处理机的互连网络与存储分配
12.2.1 并行处理机互连网络的设计目标
12.2.2 基本的单级互连网络
12.2.3 多级互连网络
12.2.4 并行处理机的质数存储系统
12.3 多处理机系统
12.3.1 多处理机系统的特点和分类
12.3.2 多处理机Cache一致性问题及其解决方法
12.4 多处理机的并行算法
12.4.1 并行程序设计语言的特点
12.4.2 并行程序设计模型
12.4.3 并行程序设计算法
12.5 多处理机的操作系统
12.5.1 多处理机操作系统的复杂性和特点
12.5.2 多处理机操作系统的类型
12.6 多处理机实例与机群系统及计算模型简介
习题十二
参考文献