《Verilog HDL设计与实战》分为四个部分:ModelSim仿真工具与Quartus Ⅱ开发工具的基本操作、Verilog HDL的语法介绍、FPGA实例设计和基于Qsys的Nios Ⅱ实例设计。首先介绍Quartus II的基本操作,包括工程的新建、代码的编辑、原理图的设计、Verilog HDL的代码设计、基于Quartus Ⅱ和ModeISim的波形仿真及FPGA配置文件的下载等与FPGA设计有关的基本操作。之后配合Verilog HDL程序实例以Verilog HDL知识点的方式逐个介绍它的基本语法。然后,以实例为切入点,从简单到复杂,介绍组合电路的建模、时序电路的建模和综合实例的设计。最后,在Nios II的讲解中,介绍基于Qsys的最小Nios II系统的搭建,基于Qsys的Nios Ⅱ自带的lP模块的使用,包括PIO模块、UART模块、定时器模块和SPI模块的应用,以及基于Qsys的自定义外设与自定义指令的应用实例。《Verilog HDL设计与实战》力求提供一种快速入门的方法,适用于电子相关专业的大学生,以及FPGA的初学者和对FPGA有兴趣的电子工程师。