数字系统设计与SOPC技术

第1章 FPGA数字系统设计
1.1 数字系统设计方法简介
1.2 FPGA结构和工作原理
1.2.1 FPGA工作原理
1.2.2 CycloneⅡ系列FPGA内部结构
1.3 FPGA设计流程
第2章 Verilog HDL程序设计
2.1 Verilog HDL程序的基本结构
2.1.1 模块端口定义
2.1.2 模块内容
2.2 Verilog HDL的数据类型
2.2.1 常量
2.2.2 变量
2.3 Verilog HDL的运算符
2.4 Verilog HDL的基本语句
2.4.1 赋值语句
2.4.2 条件语句
2.4.3 循环语句
2.4.4 结构声明语句
2.4.5 编译预处理语句
2.5 模块化程序设计
第3章 EDA开发环境简介
3.1 DE2-70开发板简介
3.2 软件集成开发环境简介
3.2.1 软件的安装
3.2.2 驱动程序安装
3.3 Quartus Ⅱ设计步骤
3.3.1 设计介绍
3.3.2 设计过程
第4章 常用组合和时序逻辑电路设计
4.1 编码器
4.2 译码器
4.2.1 二进制译码器
4.2.2 十进制译码器
4.2.3 七段译码器
4.3 数据选择器和数据分配器
4.3.1 数据选择器
4.3.2 数据分配器
4.4 数据比较器
4.5 奇偶产生／校验电路
4.6 触发器
4.6.1 基本R-S触发器
4.6.2 D触发器
4.6.3 J-K触发器
4.6.4 T触发器
4.7 计数器
4.7.1 常用二进制计数器
4.7.2 可预置加减计数器
4.7.3 特殊功能计数器
4.8 寄存器
4.8.1 基本寄存器
4.8.2 移位寄存器
4.9 分频器
4.9.1 偶数分频器
4.9.2 奇数分频器
4.9.3 任意整数分频器
第5章 运算器设计
5.1 加法器
5.1.1 常用加法器
5.1.2 串行加法器
5.1.3 超前进位加法器
5.2 减法器
5.3 乘法器
5.3.1 原码乘法器
5.3.2 补码乘法器
5.3.3 阵列乘法器
5.4 除法器
5.4.1 原码除法器
5.4.2 补码除法器
5.4.3 阵列除法器
第6章 存储器设计
第7章 模型机设计
第8章 SOPC系统设计
第9章 NIOS Ⅱ常用外设编程