VHDL数字电路设计教程

目 录
第一部分 电 路 设 计
第1章 引言\t2
1.1 关于VHDL\t2
1.2 设计流程\t2
1.3 EDA工具\t3
1.4 从VHDL代码到电路的转化\t4
1.5 设计实例\t6
第2章 VHDL代码结构\t9
2.1 VHDL代码基本单元\t9
2.2 库声明\t10
2.3 实体\t11
2.4 构造体\t12
2.5 例题\t13
2.6 习题\t16
第3章 数据类型\t19
3.1 预定义的数据类型\t19
3.2 用户定义的数据类型\t22
3.3 子类型\t23
3.4 数组\t24
3.5 端口数组\t26
3.6 记录类型\t27
3.7 有符号数和无符号数\t28
3.8 数据类型转换\t29
3.9 小结\t30
3.10 例题\t31
3.11 习题\t35
第4章 运算操作符和属性\t37
4.1 运算操作符\t37
4.2 属性\t40
4.3 用户自定义属性\t42
4.4 操作符扩展\t43
4.5 通用属性语句\t43
4.6 设计实例\t44
4.7 小结\t48
4.8 习题\t49
第5章 并发代码\t51
5.1 并发执行和顺序执行\t51
5.2 使用运算操作符\t53
5.3 WHEN语句\t54
5.4 GENERATE语句\t63
5.5 块语句\t65
5.6 习题\t68
第6章 顺序代码\t72
6.1 进程\t72
6.2 信号和变量\t74
6.3 IF语句\t74
6.4 WAIT语句\t78
6.5 CASE语句\t80
6.6 LOOP语句\t84
6.7 CASE语句和IF语句的比较\t91
6.8 CASE语句和WHEN语句的比较\t91
6.9 同步时序电路中的时钟问题\t92
6.10 使用顺序代码设计组合逻辑电路\t96
6.11 习题\t98
第7章 信号和变量\t103
7.1 常量\t103
7.2 信号\t103
7.3 变量\t105
7.4 信号和变量的比较\t106
7.5 寄存器的数量\t112
7.6 习题\t121
第8章 状态机\t128
8.1 引言\t128
8.2 设计风格#1\t129
8.3 设计风格#2\t136
8.4 状态机编码风格：二进制编码和独热编码\t149
8.5 习题\t150
第9章 典型电路设计分析\t153
9.1 桶形移位寄存器\t153
9.2 有符号数比较器和无符号数比较器\t156
9.3 逐级进位和超前进位加法器\t159
9.4 定点除法\t162
9.5 自动售货机控制器\t166
9.6 串行数据接收器\t171
9.7 并/串变换器\t173
9.8 一个7段显示器的应用例题\t175
9.9 信号发生器\t178
9.10 存储器设计\t181
9.11 习题\t186
第二部分 系 统 设 计
第10章 包集和元件\t192
10.1 概述\t192
10.2 包集\t193
10.3 元件\t195
10.4 端口映射\t201
10.5 GENERIC参数的映射\t202
10.6 习题\t208
第11章 函数和过程\t209
11.1 函数\t209
11.2 函数的存放\t211
11.3 过程\t219
11.4 过程的存放\t221
11.5 函数与过程小结\t224
11.6 断言语句\t224
11.7 习题\t224
第12章 系统设计实例分析\t226
12.1 串-并型乘法器\t226
12.2 并行乘法器\t230
12.3 乘-累加电路\t235
12.4 数字滤波器\t238
12.5 神经网络\t243
12.6 习题\t249
附录A 可编程逻辑器件\t251
附录B Xilinx ISE和ModelSim使用指南\t259
附录C Altera MaxPlus II和Advanced Synthesis Software使用指南\t267
附录D Altera Quartus II使用指南\t277
VHDL保留字\t285
参考文献\t286